Entwicklung eines digitalen Bildspeichers mit Speicherplatzoptimierung unter Verwendung von Standard-DRAMs für ein Video-Schnitt-System

Diplomarbeit

im Studiengang Technische Informatik

an der

Fachhochschule Köln

Abteilung Gummersbach

Prüfer:

Prof. Dipl.-Phys. T.C.E. Drescher

Prof. Dipl.-Ing. H. Scheidt

Labor-Ing.:

Dipl.-Ing. K. Bock

vorgelegt von

Jürgen Loh

Matrikelnummer: 102994

Gummersbach, 1.März 1990

Inhaltsverzeichnis

1.	Abł	<u>urzungsverzeichnis</u> 1-1
2	Eir	leitung 2-1
- •	1	7 jelset zung
	1. 2	Arbeiteumeehung 21
	۷ ۰	Arbertsumgebung
	3.	Konzeption
		1. Auflosung 2-2
		2. Adressierungsschema 2-3
3.	Тес	chnologien
	1.	Logic Cell Arrav (LCA)
		1. Configurable Logic Block (CLB)
		2 Input /Output Block (IOB) 3-2
		2. Input/output block (IOD)
		$\int Vertural current state = 0.000 \text{ and } 0.0000 \text{ and } 0.00000 \text{ and } 0.000000 \text{ and } 0.0000000000000000000000000000000000$
	0	4. Entwicklungswerkzeug PC
	Ζ.	Enwicklungswerkzeug workstation
		1. Symbole und Makros
		2. Hierachischer Schaltplan 3-3
		3. Leitungen und Busse 3-4
	3.	In-Circuit-Emulator 3-5
	4.	Wire-Wrap-Technik 3-5
4.	Scł	altungsbeschreibung
- •	1	libersicht 4-1
	1. 2	Betriebsmedis /-1
	2. 2	D = Wandlor (DC)
	J •	A/D Wallotter (ADC)
	4.	Ablaul und D-RAM-Steuerung (CLR2) $\dots \dots \dots$
		1. Top-Level (CLKZ/I)
		1. Eingangssignale
		2. Ausgangssignale
		2. Prinzip der RAS/CAS-Erzeugung
		3. RAS/CAS-Erzeugung (CLK2/LOGIC/1) 4-7
		4. Differenzierer und CAS-Zähler (CLK2/LOGIC/2) 4-7
		5. Aufnahmesteuerung und Refreshtimer (CLK2/LOGIC/3) 4-8
		6. CLK2 - Zeitdiagramme 4-8
	5.	Erzeugung der D-RAM-Adressen (ADRE) 4-11
		1. Top-Level (ADRE/1) 4-11
		1. Eingangssignale 4-11
		2. Ausgangssignale 4-11
		2. ROW-Zähler (ADRE/LOGIC/1)
		3. COL-Zähler (ADRE/LOGIC/2)
		4. Adreßmultiplexer (ADRE/LOGIC/3)
		5. ADRE - Zeitdiagramme
	6	Erzeugung der Video-Synchronimpule (SYNC) 4-15
	0.	1 Top-Lowel (SYNC/1)
		1. Fingangagignalo
		2. Ausgangssignate $(2000, 4-15)$
		2. Horizontalsteuerung (SINC/LOGIC/I)
		3. Vertikalsteuerung (SYNC/LOGIC/2)
		4. CSync-Erzeugung (SYNC/LOGIC/3) 4-18
		5. Aufnahmesteuerung (SYNC/LOGIC/4) 4-19
		6. SYNC - Zeitdiagramme 4-19

7. Datenfluß- und CPU-Steuerung (PROZ)
1. TOP-Level (PROZ/I)
1. Datenbusse 4-20
2. Eingangssignale 4–20
3. Ausgangssignale 4-21
2. Datenflußsteuerung (PROZ/LOGIC/1) 4-21
3. Datenmultiplexer (PROZ/LOGIC/2)
4. Interrupt-Steuerung (PROZ/LOGIC/3)
5. PROZ - Zeitdiagramme 4-23
8. Dynamischer Speicher (DRAM)
9. Mikroprozessor (CPU) 4-24
$10 D/A-Wandler (DAC) \qquad 4-24$
Programmbeschreibung 5-1
1 Verwendete Hardware
2 Podionung
2. Bedrending
Ungelögte Drohleme 61
Ungeroste Probleme
1. Modus-Umschaltungen
2. Kritisches Timing
3. Aufnahmesteuerung 6-3
4. Umrahmung
Zusammenfassung
1. Einsatzgebiete
2. Ausblick

Anhang

А.	SchaltpläneA-11. Bildspeicher, Top-Level (EDDI3)A-22. Ablaufsteuerung (CLK2)A-33. Adreßerzeugung (ADRE)A-104. Video-Sync-Erzeugung (SYNC)A-185. Prozessormodul, Datensteuerung (PROZ)A-246. Sonstige SchaltpläneB-11. CLK2 - ZeitdiagrammeB-22. ADRE - ZeitdiagrammeB-53. SYNC - ZeitdiagrammeB-84. PROZ - ZeitdiagrammeB-10
C.	LCA-MakrobibliothekC-11. ÜbersichtC-12. Flip-FlopsC-31. RS-Flip-FlopsC-32. Toggle-Flip-FlopsC-43. BinärzählerC-61. Binärzähler modulo 4C-62. Binärzähler modulo 8C-83. Binärzähler modulo 16C-114. Binärzähler modulo 256C-144. I/O-PadsC-165. Addierer/SubtrahiererC-16
D.	FlußdiagrammeD-11. FlußdiagrammezuSTART.SD-12. FlußdiagrammezuIRQ.SD-43. FlußdiagrammezuTAST.SD-54. FlußdiagrammezuUNTER.SD-10
Ε.	Programmlisting.E-11. Bibliothek (BIBL.S)E-12. Initialisierung und Hauptprogramm (START.S)E-53. Interrupt-Behandlung (IRQ.S)E-104. Tastatur- und Anzeigesteuerung (TAST.S)E-115. Unterprogramme (UNTER.S)E-156. Low-Level Routinen (FREMD.S)E-227. ReferenztabelleE-26
F.	Datenblätter
G.	LiteraturverzeichnisG-1
H.	SachwortverzeichnisH-1

Abbildungen

4-1: CLK2- Zustandsfolgediagramm 4	-10
Λ 1. ii here is the exclusion (EDDI2(1))	7 0
A-1: Obersteinessenarepran (EDD15/1) $\dots \dots \dots$	A-Z
A=2: Abraulstederung, Top-Lever (CLK2/1)	A-3
A-5. $RA5/CR5-EIZeugung (CLR2/LOGIC/I)$	A-4 A-5
A = 5. Aufnahmesteuerung Refresh-Timer (CLK2/LOGIC/2)	A - 6
A-6: Wartezyklus (CLK2/LOGIC/WAITZYK/1)	A-7
A-7: RAS-7vklus (CLK2/LOGIC/RAS7VK/1)	A-7
A-8: CAS-Zyklus (CLK2/LOGIC/CASZYK/1)	A-8
A-9: Refresh-Zvklus (CLK2.LOGIC/RFSHZYK/1)	A-9
A-10: Adreßerzeugung, Top-Level (ADRE/1)A	-10
A-11: RAS-Zähler (ADRE/LOGIC/1)A	-11
A-12: CAS-Zähler (ADRE/LOGIC/2) A	-12
A-13: Adreßmultiplexer (ADRE/LOGIC/3) A	-13
A-14: Addierer Nr.1 (ADRE/LOGIC/ADD_1/1) A	-14
A-15: Addierer Nr.2 (ADRE/LOGIC/ADD_2/1) A	-15
A-16: Multiplizierer * 24 (ADRE/LOGIC/MUL20/1)A	-16
A-17: Multiplizierer * 80 (ADRE/LOGIC/MUL80/1) A	-17
A-18: Sync-Erzeugung, Top-Level (SYNC/1) A	-18
A-19: Horizontalsteuerung (SYNC/LOGIC/1) A	-19
A-20: Vertikalsteuerung (SYNC/LOGIC/2) A	-20
A-21: Composite-Sync-Erzeugung (SYNC/LOGIC/3) A	-21
A-22: Aufnahmesteuerung (SYNC/LOGIC/4) A	-22
A-23: Zeilenkomparator (SYNC/LOGIC/COMP9/1)A	-23
A-24: Prozessormodul, Top-Level (PROZ/1) A	-24
A-25: Datenwegesteuerung (PROZ/LOGIC/1) A	25
A-26: Datenmultiplexer (PROZ/LOGIC/2)A	-26
A-27: Interruptsteuerung (PROZ/LOGIC/3) A	27
A-28: A/D- und D/A-Wandlerplatine (ADC/DAC) A	-28
A-29: CPU-Platine A	29
A-30: Anzeige- und Tastaturplatine A	-30
	D 0
B-1: CLK2 - RAS/CAS-Erzeugung	B-2
B-2: CLK2 - Differenzierer	B-Z
$B-3: CLK2 - CPU-Modus (1) \dots \dots$	B-3
$B-4: CLK2 - CPU-Modus (2) \dots \dots$	B-3
B-5: $CLKZ - REC-MODUS$	B-4
B-6: ADRE - COL-Adreberzeugung (1)	B-0 D 5
B-7: ADRE - COL-Adreherzeugung (2)	B-0
B-0: ADRE - ROW-Adreberzeugung	в-0 р 6
D=9. ADRE - AUTEDMUTCIPIEXEL	0-0 B_7
B = 10 More of the module $B = 11 SYNC = V1 - Puls$	в-2 В-2
$B = 12 \cdot SYNC - V2 - Puls$	B-8
$B = 13 \cdot SYNC - H - Pulls CSvnc - Erzeugung$	р 0 В_9
B-14: PROZ - CPU-Modus	3-10
	- 0

C-1: Übersicht über die LCA-Makrobibliothek
C-2: FCSR: Getaktetes RS-Flip-Flop, Vorrang SetzenC-3
C-3: FCRS: Getaktetes RS-Flip-Flop, Vorrang RücksetzenC-3
C-4: FTCR: Toggle-Flip-Flop, Synchron Reset
C-5: FTCRD: Toggle-Flip-Flop, Direct ResetC-4
C-6: FTCPR: Ladbares Toggle-Flip-Flop, Synchron ResetC-5
C-7: FTCPRD: Ladbares Toggle-Flip-Flop, Direct ResetC-5
C-8: C4BCRX: Zähler modulo 4, Synchron Reset
C-9: BCRDX: Zähler modulo 4, Direct ResetC-6
C-10: C4BCPRDX: Ladbarer Zähler modulo 4, Direct Reset
C-11: C8BCRX: Zähler modulo 8, Synchron Reset
C-12: C8BCPR: Ladbarer Zahler modulo 8, Synchron Reset
C-13: C8BCPRDX: Ladbarer Zahler modulo 8, Direct Reset
C-14: CI6BCRX: Zahler modulo 16, Synchron Reset
C-15: CI6BCPRX: Ladbarer Zanler Modulo 16, Synchron ResetC-12
C-16: CI6BCPRDA: Ladbarer Zanier Modulo 16, Direct ResetC-13
C-17: C256BCRA: Zahler modulo 256, Synchron Reset
C 10: L250BCPRDX: Laubarer Zanter Modulo 250, Direct Reset C-15
C-19: 1LOZ: 1/O-Pad mit input-Laten und inf-State-OutputC-16
C=21. MDDSUB2: 2-Bit-Addierer/Subtrabierer
C = 22. ADDSUBA: $A = Bit = Addierer/Subtrahierer$
C = 22. ADDSUBA: 4 Bit Addierer/Subtrahierer $C = 18$
C 25. ADDSODO. O DIC Addretel/Subclametel
D-1: STTA: Reset-InitialisierungD-1
D-2: BFUELL: Bildspeicher mit Testdaten füllen
D-3: MKZEIL: Testbildzeile aufbauenD-3
D-4: MKCH: Zeile eines Zeichens aufbauenD-3
D-5: IRQA: Routine für maskierbaren InterruptD-4
D-6: NMIA: Routine für nicht maskierbaren InterruptD-4
D-7: ATINIT: Anzeige und Tastatur initialisierenD-5
D-8: ANZNEU: Anzeige mit aktuellen Daten füllenD-5
D-9: ANZNU: Binärzahl zweistellig darstellenD-5
D-10: TASLOW: Low-Level-Tastaturfunktion ausführen (1) D-6
D-11: TASLOW: Low-Level-Tastaturfunktion ausführen (2) D-7
D-12: CONIN: Tastatur über Tabelle abfragenD-8
D-13: TASIA: Physikalischen Tastencode ermittelnD-9
D-14: BIN2BCD: Umwandlung Binär -> BCDD-10
D-15: INCCAS: COL-Adresse erhöhenD-10
D 16. DECCAS. COL Adroggo Hormindorn D 10
D-10: DECCAS: COL-Adresse Vermindern
D-17: INCRAS: ROW-Adresse vermindern
D-16: DECCAS: COL-Adresse vermindern
D-16: DECCAS: COL-Adresse vermindern
D-10: DECCAS: COL-Adresse Vermindern
D-10: DECCAS: COL-Adresse Vermindern
D-16: DECCAS: COL-Adresse Vermindern
D-10: DECCAS: COL-Adresse vermindern

1. Abkürzungsverzeichnis

LCA	Logic Cell Array					
CLB	Configurable Logic Block					
IOB	Input/Output-Block					
PC	Personal Computer					
SYNC	Video-Synchronpuls-Erzeugung					
CLK2	Ablaufsteuerung ("Clock")					
ADRE	Adresserzeugung					
PROZ	Prozessorsteuerung					
CPU	Central Processing Unit					
	Dynamischer Schreib/Lese-Speicher (Dynamic Random Acces					
D-RAM	Dynamischer Schreib/Lese-Speicher (Dynamic Random Access					
D-RAM	Dynamischer Schreib/Lese-Speicher (Dynamic Random Access Memory					
D-RAM	Dynamischer Schreib/Lese-Speicher (Dynamic Random Access Memory					
D-RAM ROW	Dynamischer Schreib/Lese-Speicher (Dynamic Random Access Memory (Speicher-) Reihe					
D-RAM ROW COL	<pre>Dynamischer Schreib/Lese-Speicher (Dynamic Random Access Memory (Speicher-) Reihe (Speicher-) Spalte</pre>					
D-RAM ROW COL	Dynamischer Schreib/Lese-Speicher (Dynamic Random Access Memory (Speicher-) Reihe (Speicher-) Spalte					
D-RAM ROW COL A/D	Dynamischer Schreib/Lese-Speicher (Dynamic Random Access Memory (Speicher-) Reihe (Speicher-) Spalte Analog -> Digital					
D-RAM ROW COL A/D D/A	Dynamischer Schreib/Lese-Speicher (Dynamic Random Access Memory (Speicher-) Reihe (Speicher-) Spalte Analog -> Digital Digital -> Analog					
D-RAM ROW COL A/D D/A ADC	Dynamischer Schreib/Lese-Speicher (Dynamic Random Access Memory (Speicher-) Reihe (Speicher-) Spalte Analog -> Digital Digital -> Analog Analog/Digital-Converter					

2. Einleitung

2.1. Zielsetzung

Gegenstand der vorliegenden Arbeit ist die Entwicklung eines digitalen Bildspeichers mit folgenden Eigenschaften:

- Abspeichern von Vollbildern mit möglichst geringem Speicherplatzbedarf
- Wahlweise Einsatz einer Datenreduktion
- Darstellung der gespeicherten Bilder in horizontaler und vertikaler Richtung auf 1/4 verkleinert
- Möglichkeit des Zugriffs eines Mikroprozessorsystems auf den Speicher zum Ein- und Auslagern von Bildern von einem Massenspeicher

Das System soll in einem professionellen Videoschnittplatz zum Einsatz kommen, um die Nachbearbeitung von Schnittlisten zu verbessern. Diese Schnittlisten enthalten die Anfangs- und Endpositionen einzelner Einstellungen als Timecodewerte sowie deren Reihenfolge. Der Bildspeicher soll diesen Zahlenkolonnen repräsentative Standbilder (z.B. das erste, das letzte und ein typisches Bild einer Einstellung) zuordnen, um sie besser lesbar zu machen.

Falls durch eine Integration der digitalen Logik des Bildspeichers in ein Gate-Array eine ausreichende Kostenreduzierung möglich ist, soll der Bildspeicher mit reduzierter Speicherkapazität und/oder Bildauflösung auch im Consumer-Bereich eingesetzt werden. Die Steuerlogik muß daher flexibel genug sein, um beide Einsatzgebiete abdecken zu können.

2.2. Arbeitsumgebung

Die Diplomarbeit wurde bei der Firma Alpermann & Velte GmbH in Remscheid durchgeführt. Die Firma beschäftigt sich seit ca. 7 Jahren intensiv mit Verfahren und Hilfsmitteln zur Nachbearbeitung von Videofilmproduktionen. Dazu gehören in erster Linie Timecodegeneratoren und -leser für professionelle und semiprofessionelle Videostudios, die eine bildgenaue Adressierung von Videobildern ermöglichen.

In jüngerer Zeit wurden auch Schnittsteuergeräte mit Timecode-Steuerung für Heim-Videorecorder (VHS bzw. Video-8) entwickelt, was durch die Verwendung selbstentwickelter Timecode-Chips als Gate-Arrays ermöglicht wurde. Auch ein Schriftgenerator ist im Angebot, der ebenfalls eigene Gate-Arrays enthält.

2.3. Konzeption

2.3.1. Auflösung

Die Berechnung der benötigten Auflösung der gespeicherten Bilder basiert auf den Daten der 625-Zeilen PAL-Fernsehnorm [1]:

Zeilenzahl je Vollbild	Z = 625
Vollbildfrequenz:	$f_v/2 = 25Hz$
Zeilendauer:	H = 64 fs

Da die Bilder in H- und V-Richtung bei der Wiedergabe auf 1/4 der Originalgröße verkleinert dargestellt werden sollen, muß bei der Aufnahme nur mit 1/4 der normalen Auflösung abgetastet werden.

Bei der Aufnahme wird nur ein Halbbild abgetastet. Bei der Wiedergabe werden zwei identische Halbbilder erzeugt. Dadurch wird ein Zeilenflackern bei der Wiedergabe, verursacht durch das Zeilensprungverfahren, vermieden. Die vertikale Auflösung halbiert sich dadurch auf 312 Zeilen. Von diesen 312 Zeilen wird nun jede 4. Zeile abgetastet. Das ergibt 78 Zeilen. Da nicht alle Zeilen Bildinhalt tragen, wurden 72 Zeilen gewählt.

Die Abmessungen des Fernsehbides verhalten sich Höhe:Breite 3:4. Um eine horizontal wie vertikal in etwa die gleiche Auflösung zu erhalten, wurde eine horizontale Auflösung von 80 Punkten gewählt. Der sichtbare Teil einer Videozeile dauert 52fs. Pro Pixel stehen also 650ns zur Verfügung. Bei einem zugrundeliegenden Quarztakt von 32MHz entspricht dies 20,8 Taktzyklen. Gewählt Taktzyklen. Bei der Wiedergabe wird mit vierfacher wurden 20 Pixelfrequenz ausgegeben, was 5 Taktzyklen pro Pixel entspricht, also 156ns. Dies liegt unter der RAS-Zykluszeit von 120ns-D-RAMs, die 180ns beträgt. Es muß daher, um diese kostengünstigen Speicherchips verwenden zu können, im Page-Modus auf die D-RAMs zugegriffen werden.

2.3.2. Adressierungsschema

Der Bildspeicher wird in Speicherseiten zu jeweils 256 Pixeln aufgeteilt. In jede dieser Seiten werden 3 Zeilen zu jeweils 80 Pixeln gespeichert. Das ergibt 3*80=240 Pixel. Die restlichen 16 Pixel einer Seite werden derzeit nicht genutzt. 24 aufeinanderfolgende Speicherseiten ergeben ein komplettes Bild mit 3*24=72 Zeilen.

Die Seitenadressen werden im folgenden ROW-Adressen genannt, die Pixeladressen innerhalb einer Seite COL-Adressen.

Es ergeben sich für das erste Bild im Speicher folgende Adressen (ROW-Adresse/COL-Adresse):

0/0	0/1	0/2	••	0/77	0/78	0/79
0/80	0/81	0/82	••	0/157	0/158	0/159
0/160	0/161	0/162	••	0/237	0/238	0/239
1/0	1/1	1/2	••	1/77	1/78	1/79
1/80	1/81	1/82	••	1/157	1/158	1/159
1/160	1/161	1/162	••	1/237	1/238	1/239
•	•	•		•	•	•
•	•	•		•	•	•
22/0	22/1	• 22/2		• 22/77	• 22/78	• 22/79
22/0 22/80	22/1 22/81	• 22/2 22/82	· · ·	• 22/77 22/157	22/78 22/158	22/79 22/159
22/0 22/80 22/160	22/1 22/81 22/161	22/2 22/82 22/162	 	22/77 22/157 22/237	22/78 22/158 22/238	22/79 22/159 22/239
22/0 22/80 22/160 23/0	22/1 22/81 22/161 23/1	22/2 22/82 22/162 23/2	••• ••• •••	22/77 22/157 22/237 23/77	22/78 22/158 22/238 23/78	22/79 22/159 22/239 23/79
22/0 22/80 22/160 23/0 23/80	22/1 22/81 22/161 23/1 23/81	22/2 22/82 22/162 23/2 23/82	· · · · · · ·	22/77 22/157 22/237 23/77 23/157	22/78 22/158 22/238 23/78 23/158	22/79 22/159 22/239 23/79 23/159

Das folgende Bild beginnt mit der ROW-Adresse 24:

:	:	:		:	:	:
:	:	:		:	:	:
24/160	24/161	24/162	••	24/237	24/238	24/239
24/80	24/81	24/82	••	24/157	24/158	24/159
24/0	24/1	24/2	••	24/77	24/78	24/79

3. Technologien

3.1. Logic Cell Array (LCA)

Für die Implementierund der digitalen Schaltung wurden Logic Cell Arrays (LCAs) eingesetzt. Es handelt sich dabei um anwenderprogrammierbare Logikbausteine hoher Komplexität. Sie ähneln in ihrer internen Struktur den Gate-Arrays. Die folgende Beschreibung ist angelehnt an [3]. Dort sind auch detailliertere Informationen zu den LCAs zu finden.

Hauptbestandteil der LCAs sind CLBs (**C**onfigurable **L**ogic **B**lock), die in einer Matrix (z.B. 8x8) angeordnet sind. Dies sind programmierbare Einheiten, die Flip-Flops und kombinatorische Logik enthalten. Zwischen den CLBs befinden sich Verdrahtungskanäle, durch die sie miteinander verbunden werden können. Die CLB-Matrix ist von IOBs (I/O-Block) umgeben, die auf die externen Anschlüsse (PADs) des LCAs führen.

Es gibt zwei LCA-Familien: die 2000er- und die 3000er-Serie. Sie unterscheiden sich im Aufbau der CLBs und der IOBs. So enthält beispielsweise jeder IOB bzw. CLB der 2000er LCAs je ein Flip-Flop. Bei den 3000ern sind es jeweils zwei. In der vorliegenden Arbeit wurden nur 3000er LCAs eingesetzt; die folgenden Beschreibungen beziehen sich daher auf diese LCA-Familie. In jeder Familie gibt es außerdem eine Reihe verschiedener Typen, die sich durch die Anzahl der CLBs und IOBs unterscheiden.

Jeder LCA-Typ ist in verschiedenen Geschwindigkeitsklassen erhältlich. Diese werden als obere Grenzfrequenz eines Toggle-Flip-Flops in MHz angegeben. LCAs mit Toggle-Frequenzen von 33, 50 und 70 MHz sind erhältlich; 100 MHz-Typen sind in Vorbereitung.

3.1.1. Configurable Logic Block (CLB)

Jeder CLB enthält zwei flankengetriggerte D-Flip-Flops mit Taktfreigabeeingang (Clock Enable) sowie entweder eine kombinatorische Verknüpfung mit fünf Eingängen oder zwei mit je vier Eingängen. Die Ein- und Ausgänge der CLBs sind über Pins mit den Verdrahtungskanälen und damit mit anderen CLBs oder IOBs verbunden. Die Verknüpfung ist als Look-Up-Table ausgeführt; die Durchlaufverzögerung ist daher von der Art der Verknüpfung unabhängig. Sie beträgt bei 70 MHz-Typen 8ns.

3.1.2. Input/Output Block (IOB)

Die IOBs enthalten ein Ein- und ein Ausgabe-Flip-Flop. Der Ausgabebuffer besitzt einen Three-State-Eingang, so daß auch bidirektionale Pads und Open-Collector-Ausgänge möglich sind. Der Eingangsbuffer kann mit TTL- und CMOS-Charakteristik gewählt werden. Das Eingangs-Flip-Flop kann flanken- oder pulsgetriggert sein.

3.1.3. Verdrahtungskanäle

CLBs und IOBs werden über Leitungen in den Verdrahtungskanälen miteinander verbunden. Einige diese Leitungen sind in Aluminium, andere in Poly-Silizium ausgeführt. Da die Aluminiumleitungen sehr viel schneller sind, sind sie insbesondere für den synchronen Takt aller Flip-Flops reserviert. Die Datenleitungen werden im Allgemeinen über Poly-Siliziumleitungen geführt. Die Verzögerungszeiten dieser Leitungen hängen in erster Linie von deren Länge ab. Im Schnitt sind Verzögerungen von 3ns bis zu 40ns und mehr möglich.

3.1.4. Entwicklungswerkzeug PC

Zur Implementierung der LCAs wurde das LCA-Entwicklungspaket der Fa. XILINX eingesetzt. Es läuft auf kompatiblen ATs bzw. 386ern mit mindestens 4MB Hauptspeicher im Protected Mode. Es umfaßt folgende Programme:

- Ein Netzlistenkonvertierungsprogramm, das die vom Schaltplaneditor gelieferte Netzliste minimiert und in CLBs aufteilt
- Einen Autorouter, der das Plazieren der CLBs und deren Verdrahtung übernimmt, sowie
- Einen interaktiven LCA-Editor, der Manipulationen des LCAs auf CLB-Ebene erlaubt.

Die Netzliste wurde auf einer Workstation erstellt, was im folgenden Abschnitt beschrieben wird.

3.2. Enwicklungswerkzeug Workstation

Zum Entwurf der digitalen Schaltungen stand eine Workstation der Firma Daisy zur Verfügung. Diese bietet leistungsfähige Werkzeuge zur Entwicklung digitaler Schaltungen. Dazu gehören ein Schaltplaneditor, der eine hierachische Schaltungsentwicklung unterstützt, sowie ein Simulator. Die Schaltpläne und Timingdiagramme der LCAs sind sämtlich auf dieser Station entstanden. Die Schaltpläne enthalten einige Besonderheiten, die kurz erläutert werden sollen.

3.2.1. Symbole und Makros

Die Schaltungen basieren auf Grundbausteinen (sog. Primitives). Dies sind im Wesentlichen kombinatorische Gatter, Basis-D-Flip-Flops und Ein/Ausgabebuffer. Ein einfaches Beispiel ist das Symbol 'NOR2', ein NOR-Gatter mit zwei Eingängen.

Aus diesen Grundbausteinen sind komplexere Bausteine, sog. Makros, zusammengesetzt. Sie bestehen aus zwei Teilen: dem Symbol, im Schaltplan erscheint, und einer Schaltung, aus der die das Funktion hervorgeht. Die Symbole der Makros sind mit dem Buchsta-(="Nested") gekennzeichnet. Zum LCA-Entwicklungspaket ben "N" werden zahlreiche Makros mitgeliefert. Darunter befinden sich Dekoder, Multiplexer, Addierer, verschiedene Flip-Flops, Latches und Zähler, die in Bibliotheken zusammengefaßt sind. Ein Beispiel für einen Zähler ist das Makro 'C16BCPRD'. Es ist ein setzbarer Binärzähler (B) modulo 16 mit Count-Enable (C) und asynchro-(**P**) nem Reset (RD). Zusätzlich wurden eigene Makros erstellt, insbesondere Binärzähler und Flip-Flops, die den Clock-Enable-Eingang der LCA-Basis-Flip-Flops benutzen (Siehe Anhang C).

3.2.2. Hierachischer Schaltplan

Um eine umfangreiche Schaltung übersichtlicher zu machen, kann sie auf viele einzelne Schaltpläne verteilt werden. Dies ist sowohl horizontal als auch vertikal möglich. Eine horizontale Aufteilung liegt vor, wenn eine Zeichnung aus Platzgründen auf mehrere Seiten verteilt ist, die durchnummeriert sind (z.B. Seite 1, 2 und 3). Da diese Seiten zu einer Zeichnung gehören, dürfen in ihnen vergebene Name für Leitungen und Bauteile jeweils nur ein-

mal vorkommen. Gemeinsame Leitungen auf verschieden Seiten werden über spezielle Steckersymbole mit einfachem Rand (Inter-Page-Connectors) miteinander verbunden.

Bei einer vertikalen Aufteilung wird ein sog. Block eingezeichnet, der eine Zeichnung auf tieferer Zeichnungsebene repräsentiert. Diese trägt den Namen der Ursprungszeichnung erweitert durch den Namen des Blocks. Falls sich z.B. in der Zeichnung /USER/ZEICHNUNG/1.DRW ein Block mit dem Namen "BLK10" befindet, so trägt die Zeichnung des Blocks den Namen /USER/ZEICH-NUNG/BLK10/1.DRW. Leitungen aus dem Blockinneren werden über Pins am Block und über hierachische Steckersymbole mit doppeltem Rand (Hierachic Connectors) im Blockinneren referenziert. Hierachische Stecker auf der obersten Zeichnungsebene entsprechen den physikalischen Anschlüssen einer Schaltung nach außen.

3.2.3. Leitungen und Busse

Einigen Leitungen sind in den Schaltplänen Parameter zugeordnet. Diese kontrollieren die Implementierung der Schaltung in das LCA.

Der "EXT"-Parameter ist Leitungen zugeordnet, die im LCA an Einoder Ausgabepads liegen sollen. Der Parameter kann folgende Werte annehmen:

- EXT=IPAD: Eingangsleitung
- EXT=OPAD: Ausgangsleitung
- EXT=BPAD: Bidirektionale Leitung
- EXT=UPAD: "Unbonded Pad"

Ein "Unbonded Pad" besitzt keine Verbindung zu einem externen IC-Pin. Es kann als internes Flip-Flop genutzt werden.

Der "CONST"-Parameter beeinflußt die Plazierung der CLBs und das Routing im Autorouter. Verwendet wurden folgende Werte:

- CONST=C: "Kritische Leitung". Diese Leitung soll während des Routings des LCAs bevorzugt behandelt werden, um möglichst kurze Verzögerungszeiten zu erhalten.
- CONST=L: "Longline". Für diese Leitung sollen die in Aluminium ausgeführten Leitungen verwendet werden. Dies ist besonders für den synchronen Takt in Verbindung mit dem Treiber GCLK sinnvoll.

Andere Werte kontrollieren die Partitionierung der Netzliste in CLBs und die Verteilung der CLB-Pins.

Mehrere Leitungen können zu Bussen zusammengefaßt werden. Die Namen der Leitungen, die in einem Bus enthalten sind, müssen als "CONTS"-Parameter dem Bus zugeordnet werden. Bei durchnummerierten Leitung ist eine Abkürzung möglich. Enthält z.B. ein Bus die Leitungen A3, A2, A1 und A0, wird ihm der Parameter CONTS=A(3:0) zugeordnet.

3.3. In-Circuit-Emulator

Das zum Bildspeicher gehörende Programm wurde auf einem Mikroprozessor-Entwicklungssystem der Fa. Dr. Krohn & Stiller erstellt. Zu diesem Entwicklungssystem gehört ein In-Circuit-Emulator, was die Programmentwicklung wesentlich erleichterte.

3.4. Wire-Wrap-Technik

Die LCAs wurden untereinander und mit den anderen Schaltungsteilen in Wire-Wrap-Technik verbunden. Diese Verdrahtungstechnik stellt einen gute Kompromiß zwischen Änderbarkeit und Haltbarkeit der Verbindungen dar. Nachteilig ist der recht große Platzbedarf der Wrap-Stifte, was bei der Anfertigung des Prototyps jedoch keine Rolle spielte.

4. Schaltungsbeschreibung

4.1. Übersicht

Der Bildspeicher besteht aus folgenden Komponenten:

- A/D-Wandler für die Aufnahme (ADC)
- Ablauf- und D-RAM-Steuerung (CLK2)
- Erzeugung der D-RAM-Adressen (ADRE)
- Erzeugung der Video-Synchronimpule (SYNC)
- Datenfluß- und CPU-Steuerung (PROZ)
- Dynamischer Speicher (DRAM)
- Mikroprozessor (CPU)
- D/A-Wandler für die Wiedergabe (DAC)

Die Module CLK2, ADRE, SYNC und PROZ sind als LCAs (Logic Cell Array) ausgeführt. Dies sind anwenderprogrammierbare Logikbausteine, die sich, wie im vorliegenden Fall, gut zur Realisation komplexer Digitalschaltungen eignen. Auf die Besonderheiten der LCAs wurde im vorangegangenen Kapitel eingegangen. Näheres ist in [3] zu finden.

4.2. Betriebsmodis

Die Schaltung kann einen von drei möglichen Betriebsmodis einnehmen. Diese Modis werden von den Signalen CPIXI und RECAKI wie folgt gekennzeichnet:

CPIXI	RECAKI	Modus
0	0	Wiedergabemodus (PIX, 0)
1	0	CPU-Zugriffs-Modus (CPU, 1)
0	1	Aufnahmemodus (REC, 2)
1	1	(verboten)

Im Wiedergabemodus werden die zuvor abgespeicherten Bilder verkleinert auf dem Bildschirm angezeigt. Der CPU-Zugriffsmodus erlaubt das Auslesen bzw. Beschreiben des Bildspeichers vom Mikroprozessor aus. Im Aufnahmemodus wird schließlich ein Videosignal abgetastet und das enthaltene Bild abgespeichert.

Die Wiedergabe der gespeicherten Bilder erfolgt in einer Reihe nebeneinander. Diese Bildreihe ist horizontal in Schritten von einem Pixel verschiebbar. Dadurch können bis zu fünf verschiedene Bilder gleichzeitig sichtbar werden, wobei die beiden Bilder am linken und rechten Rand teilweise durch die Bildschirmmaske verdeckt sind. Die vertikale Position der Bildreihe ist ebenfalls wählbar.

4.3. A/D-Wandler (ADC)

Als A/D-Wandler wurde der Baustein UVC3130 eingesetzt. Er enthält einen 8-Bit-Flash-A/D- sowie einen 10-Bit-D/A-Wandler. Ihm ist ein Filter zur Begrenzung der Bandbreite des hereinkommenden Videosignals auf ca. 800kHz vorgeschaltet. Dies entspricht der halben Abtastrate von (32/20)MHz = 1,6MHz.

Die A/D-D/A-Wandlerplatine sowie das Eingangsfilter sind nicht Bestandteil der Diplomarbeit. Sie wurden begleitend von der Firma Alpermann&Velte entwickelt.

4.4. Ablauf- und D-RAM-Steuerung (CLK2)

Im LCA CLK2 werden das D-RAM-Timing und weitere Hilfstakte für den Bildspeicher gebildet. CLK2 wird vom LCA SYNC mit dem Video-Timing versorgt und veranlaßt seinerseits das LCA ADRE zur Erzeugung der D-RAM-Adressen.

4.4.1. Top-Level (CLK2/1)

4.4.1.1. Eingangssignale

Über den Anschluß CLKI wird das LCA mit einem Quarztakt von 32MHz versorgt. Über ihn werden alle Flip-Flops mit einem synchronen Takt versorgt.

Der Eingang RESI dient zum Initialisieren der Schaltung während der Logiksimulation. Im realen LCA wird er nicht benötigt. Vor der Implementation wird er über ein AND2B1-Gatter maskiert und fällt während der Übersetzung in das LCA heraus. Am LCA ist dieser Anschluß daher nicht mehr vorhanden.

Die Eingänge VSYNCI (V-Puls), VSPULSI (Vertikaler Startpuls), HSYNCI (H-Puls), und DISPLAYI (Horizontale Zeilenmaske) stammen aus dem LCA SYNC. Sie stellen das Video-Timing dar. Ihre Funktion wird im einzelnen am LCA SYNC besprochen.

Über den Anschluß WPCASI kann vom Prozessor-Datenbus, angeschlossen an DB(7:0)I, ein Register beschrieben werden. Über den in dieses Register einbeschriebenen Wert kann die horizontale Position des ersten, und damit auch aller weiteren Bilder einer Zeile bestimmt werden. Ist in diesem Register beispielsweise der Wert 30 enthalten, wird am Beginn einer Zeile als erstes das Pixel Nummer 30 dargestellt. Dadurch entsteht auf dem Bildschirm der Eindruck eines nach links verschobenen Bildes.

Die Eingänge CPIXI und RECAKI bestimmen den Betriebsmodus der Schaltung. Sie werden vom LCA PROZ geliefert.

CSCPUI kennzeichnet einen Bildspeicherzugriff im CPU-Modus vom Mikroprozessor aus. RAMRWNI entscheidet, ob es sich um einen Lese- (RAMRWNI=1) oder Schreibzugriff (RAMRWNI=0) handelt.

4.4.1.2. Ausgangssignale

Die Ausgänge RASO, CASO, OEO und WEO sind mit den entsprechenden Eingängen des D-RAMs verbunden.

Über den Anschluß RSWAO wird das LCA ADRE zum Anlegen der Reihen-Adresse (Row-Address) veranlaßt. Der Anschluß CSWAO bewirkt das gleiche für die Spalten-Adresse (Column-Address).

VRESO, VSTARTO, HRESO und HSTARTO sind Impulse, die über digitale Differenzierglieder aus den Video-Timing-Signalen gewonnen werden. Sie beeinflussen die Erzeugung der D-RAM-Adressen im ADRE-Modul.

DXCLKO ist der Pixeltakt für den D/A-Wandler, AXCLKO entsprechend für den A/D-Wandler. Mit DACLKO und ADCLKO werden Zwischenspeicher in den Datenwegen im PCA PROZ kontrolliert. CLK40 ist der durch vier geteilte Eingangstakt mit 8MHz. Er versorgt das SYNC-Modul.

4.4.2. Prinzip der RAS/CAS-Erzeugung

Das RAS/CAS-Timing des dynamischen Speichers wurde in drei Grundzyklen zerlegt:

- 1) Anlegen der ROW-Adresse und fallende Flanke der RAS-Leitung
- 2) Anlegen der COL-Adresse und fallende Flanke der CAS-Leitung
- 3) Refresh-Zyklus

Der Refresh-Zyklus führt ein CAS-vor-RAS-Refresh durch, bei dem ein im D-RAM befindlicher Refresh-Zähler die Refresh-Adresse erzeugt. Von außen muß daher bei diesem Refresh-Modus keine Adresse angelegt werden.

Jeder der drei Zyklen ist als Schieberegister realisiert. Zum Starten eines Zyklus wird ein Impuls von einem Taktzyklus Breite in das Schieberegister eingespeist. Beim Durchtakten löst dieser Impuls zeitlich getrennte Aktionen aus, z.B. das Setzen bzw. Rücksetzen eines Signals oder das Anlegen einer Adresse an das D-RAM. Wenn der Impuls am Ausgang eines Schieberegisters erscheint, kann er in ein weiteres Schieberegister eingespeist werden. Dadurch können als den Grundzyklen komplexe Timings zusammengesetzt werden.

Neben den drei Grundzyklen existiert noch ein Wartezyklus, der selbst keine Aktionen auslöst, sondern nur das Aufnahmetiming anpaßt.

Das Aufeinanderfolgen der einzelnen Zyklen ist in Zustandsfolgediagrammen aufgezeichnet. (Abbildung 4-1) Die einzelnen Grundzyklen sind darin als Knoten dargestellt. Die Knoten CAS, RAS, RFSH und WAIT repräsentieren die erwähnten Zyklen. Ein Zustand ist aktiv, wenn das ihn darstellende Schieberegister einen Impuls enthält. IDLE ist ein Ruhezustand, von dem aus die anderen Zyklen gestartet werden. Er liegt vor, wenn keiner der vier anderen Zyklen aktiv ist. Die Bedingungen, die an die Aufeinanderfolge der Grundzyklen geknüpft werden, sind den Kanten zugeordnet.

Für jeden der drei Betriebsmodis existiert ein eigenes Zustandsfolgediagramm. Folgende Signale werden darin benutzt:

- DISPLAY: Aktiv (=1) während des sichtbaren Teils einer Zeile PAUSE: Aktiv (=1) vom Ende des H-Pulses bis zum Anfang des
 - CAS79: Aktiv (=1) vor dem jeweils 80. Pixel einer Bildzeile

sichtbaren Teils der Zeile

- HSTART: Impuls am Anfang des sichtbaren Teils einer Zeile (steigende Flanke von DISPLAY)
- CSCPU: Aktiv (=0) während eines Mikroprozessorzugriffs
- CPUEND: Impuls am Ende eines Mikroprozessorzugriffs (steigende Flanke von CSCPU)
 - IRFSH: Impuls jeweils ca. 13fs nach dem letztem RAS-Zyklus, ausgelöst vom Refresh-Timer.
 - DIDIS: Aktiv (=1) während des sichtbaren Teils einer abzutastenden Zeile (während der Aufnahme)

Im Modus O, dem Anzeigemodus muß besonders schnell auf den Bildspeicher zugegriffen werden, da hier die Pixelfrequenz am größten ist. Es wird daher im Page-Modus gearbeitet. Dabei kann, bei unveränderter ROW-Adresse, auf eine Zeile im D-Ram sehr schnell zugegriffen werden.

Wie aus dem Zustandsfolgediagramm für Modus O entnommen werden kann, wird am Anfang einer Zeile, ausgelöst durch HSTART zunächst ein RAS-Zyklus durchgeführt. Hierbei wird die Row-Adresse des ak-

tuellen Bildes und der aktuellen Zeile in das D-Ram geschrieben. Anschließend werden in CAS-Zyklen die Pixel einer Zeile, maximal 80, ausgelesen. Ist, angezeigt durch CAS79, das erste Bild vollständig angezeigt, wird in RFSH ein Refresh-Zyklus durchgeführt und mit dem nächsten Bild der Zeile fortgefahren. Diese Schleife: RAS – CAS (wiederholt) – RFSH wird solange wiederholt, bis die Zeile zuende ist. Bis zum Ende des H-Pulses der nächsten Zeile werden Refresh-Zyklen erzeugt und anschließend in IDLE auf den Anfang des sichtbaren Teils der folgenden Zeile gewartet.

Modus 1, der CPU-Modus, gestattet den Zugriff auf den Bildspeicher vom Mikroprozessor aus. Der Zugriff erfolgt nicht wahlfrei, vielmehr werden die einzelnen Pixel eines Bildes Byte-sequentiell gelesen und geschrieben. Die erforderlichen Adressen werden dabei im Modul ADRE automatisch hochgezählt.

Die Prozessorzugriffe auf den Bildspeicher erfolgen außerdem nicht direkt, sondern über Zwischenspeicher, die im Modul PROZ enthalten sind. Erst nach dem Ende des Zugriffs werden die Daten vom bzw. in den Bildspeicher übertragen. Bei Lesezugriffen muß daher zunächst ein Dummy-Zugriff durchgeführt werden, damit die Daten des ersten Pixels in den Zwischenspeicher übertragen werden können. Alle folgenden Zugriffen können normal ablaufen.

Das Zustandsfolgediagramm für Modus 1 beschreibt den Ablauf der Speicherzyklen. Ausgehend vom IDLE-Zustand wird nach erfolgtem CPU-Zugriff in einem RAS- und nachfolgendem CAS-Zyklus der eigentliche Speicherzyklus durchgeführt. Diesem folgt ein Refresh-Zyklus. Da zu dieser Zeit der Mikroprozessor mit der Verarbeitung der gelesenen bzw. dem Heranschaffen der folgenden Daten beschäftigt ist, stört dieser Refresh die CPU-Zugriffe nicht.

Nach dem Refresh wird wieder der IDLE-Zustand eingenommen. Falls dieser länger als ca. 13fs dauert, wird über IRFSH ein Refresh-Zyklus erzwungen, es sei denn, es wird gerade ein CPU-Zugriff durchgeführt. In diesem Fall ist kein Zwangs-Refresh nötig, da am Ende des CPU-Zugriffs ohnehin ein Refresh erfolgt.

Im Modus 2 wird ein Videobild aufgezeichnet. Die Abtastfrequenz beträgt dabei sowohl vertikal als auch horizontal nur 1/4 der Wiedergabefrequenz. Die horizontale Verlangsamung wird durch Einschieben eines Refresh- und eines Wartezyklusses bei jedem abgetasteten Pixel erreicht.

Bei der Wiedergabe wurde jeden 5. Taktimpuls ein Pixel ausgegeben. Dies entspricht der Länge des CAS-Zyklus. Bei der Aufnahme

wird nun alle 20 Taktzyklen ein Pixel abgespeichert. Dies entspricht der Summe der Länge von RAS- (3), CAS- (5), RFSH- (9) und WAIT-Zyklus (3). Aufnahmefrequenz zu Wiedergabefrequenz verhalten sich also wie 1 zu 4.

Das Zustandsfolgediagramm zu Modus 2 verdeutlicht dies. Im IDLE-Zustand wird auf den Anfang einer Zeile gewartet. Durch HSTART wird die Schleife RFSH - RAS - CAS - WAIT ausgelöst. Diese wird bis zum Ende der Zeile wiederholt. Auf den Anfang der nächsten Zeile wird in RFSH-Zyklen gewartet.

4.4.3. RAS/CAS-Erzeugung (CLK2/LOGIC/1)

Die zuvor erläuterten Zustandsfolgediagramme sind in Abb. A-3 realisiert. Die 3-auf-1 - Multiplexer N3, N4, N13, N14 und N15 schalten zwischen den verschiedenen Modi um. Aus in den Blöcken RASZYK, CASZYK und RFSHZYK erzeugten Impulsen werden in getakteten RS-Flip-Flops die Signale RASY und CASY gewonnen. Sie entsprechen dem RAS- und CAS-Signal der D-Rams. RSWA und CSWA lösen im Modul ADRE das Anlegen der dazugehörigen Adressen aus.

Das im Block CASZYK enthaltene Schieberegister bestimmt mit seiner Länge im Wiedergabemodus den Pixeltakt. Derzeit beträgt dieser, wie bereits beschrieben, 1/5 des Systemtakts von 32MHz. D-RAM-Timing erlaubt eine CAS-Zykluszeit von minimal Das 85ns. Der CAS-Zyklus könnte also auf 4 oder sogar auf 3 Taktzyklen (=94ns) verkürzt werden. Falls die Vertikalsteuerung entsprechend angepaßt wird, wäre dadurch eine weitere Verkleinerung der dargestellten Bilder auf 1/5 oder ca. 1/7 der ursprünglichen Größe möglich. Durch die entsprechen verringerte Zeilenzahl könnten in dem vorhandenen Speicher entsprechend mehr Bilder untergebracht werden, was z.B. für die Anwendung des Bildspeichers im Consumer-Bereich interessant sein könnte.

4.4.4. Differenzierer und CAS-Zähler (CLK2/LOGIC/2)

Da die Adressen von ADRE um vier Taktzyklen verzögert erzeugt werden, geschieht dies auch mit dem Signal RASY. CASY ist bereits um einen Taktzyklus verschoben und erfährt daher eine Verzögerung um weitere drei. Ebenso das Signal OEWEY.

Aus den Signale CSCPU, VSYNC, VSPULS, HSYNC und DISPLAY werden Flankenimpulse von einem Taktimpuls Länge gewonnen, d.h. sie wer-

den digital differenziert. (Siehe auch Abb. B-2.) Aus HRES und HSTART werden PAUSE und DIDIS abgeleitet.

N55 und N56 bilden zusammen den CAS-Zähler, der die Pixel der angezeigten Bilder abzählt und beim 80. Pixel das nächste Bild einleitet. Der Zähler kann am Anfang einer Zeile vorgesetzt werden, was das horizontale Verschieben der Bilder ermöglicht.

Der Zähler N28 teilt den Systemtakt von 32MHz durch vier auf 8MHz herunter. Dieser wird dem LCA SYNC zugeführt. Außerdem arbeitet er als Vorteiler für den Refresh-Timer, der an das Signal CLK16CE angeschlossen ist.

4.4.5. Aufnahmesteuerung und Refreshtimer (CLK2/LOGIC/3)

Der eingesetzte A/D-Wandler benötigt zum Abtasten eines Pixels zwei Taktimpulse. Bei einer Erweiterung des Bildspeichers auf Farbe müssen pro Bildpunkt zwei Abtastungen durchgeführt werden, was insgesamt vier Taktimpulsen entspricht. Diese vier Impulse an AXCLK werden durch die Schieberegisterkette N58 bis N77 aus dem Signal RCK erzeugt.

N90 und N91 bilden den Refresh-Timer. Sie lösen im CPU-Modus über IRFSH ca. 13s nach dem letzten Speicherzugriff einen Zwangs-Refresh aus. Bei bei jedem RAS-Zyklus wird der Timer über RSWA zurückgesetzt.

4.4.6. CLK2 - Zeitdiagramme

Das Zeitverhalten der Signale im Wiedergabemodus ist in Abb. B-1 dargestellt. Sie zeigt die RAS/CAS-Erzeugung während der H-Lücke. Vor dem H-Puls werden RFSH-Zyklen durchgeführt. Danach folgen das Warten auf HSTART und davon ausgelöst der D-Ram-Zugriff im Page-Modus.

Die Abbildungen B-3 und B-4 zeigen das RAS/CAS-Timing im CPU-Modus. In Abb. B-3 sind ein Schreib- und ein Lesezyklus dargestellt. Anschließend folgt ein Zwangs-Refresh-Zyklus ausgelöst durch IRFSH. B-4 zeigt die CPU-Zugriffe im Detail. Dabei sind die CAS-vor-RAS-Refresh-Zyklen im Anschluß an die Speicherzyklen gut zu erkennen.

In Abb. B-5 ist schließlich der Aufnahmemodus gezeigt. Hier beginnt jeder Speicherzyklus mit einem Refresh-Zyklus. Das Signal AXCLK mit vier Taktimpulsen pro Pixel ist ebenfalls dargestellt.

FH Köln, Fachbereich 20, Labor `Technik der DV-Anlagen' – Diplomarbeit J.Loh: Digitaler Bildspeicher



Abb. 4-1: CLK2- Zustandsfolgediagramm

4.5. Erzeugung der D-RAM-Adressen (ADRE)

Die Adressen des dynamischen Speichers werden im LCA ADRE erzeugt. Wie CLK2 wird es mit 32MHz synchron getaktet. Es enthält Zähler für die vertikalen bzw. horizontalen D-RAM-Adressen. Dabei entsprechen im wesentlichen die vertikalen den ROW- und die horizontalen den COL-Adressen. Ein Adreßmultiplexer ist ebenfalls enthalten. Die Steuersignale zum Weiterzählen bzw. Multiplexen erhält ADRE vom LCA CLK2.

4.5.1. Top-Level (ADRE/1)

4.5.1.1. Eingangssignale

CLKI liefert den Takt von 32MHz. RESI ist ein Rücksetzsignal für die Simulation. Es ist am realen LCA nicht vorhanden. CPIXI und RECAKI informieren ADRE über den jeweiligen Betriebsmodus.

Über WPCASI und den CPU-Datenbus DB(7:0)I erhält ADRE den gleichen horizontalen Positionswert in ein Eingangsregister einbeschrieben, der auch in CLK2 gespeichert wird. Die Pixelzähler in CLK2 und ADRE laufen also immer synchron. Mit WPRASI wird über den Datenbus bestimmt, welche Nummer das erste Bild am Anfang einer Zeile trägt. Dieser Wert wird ebenfalls in einem Register festgehalten.

Die folgenden Eingangssignale, sind jeweils nur eine Taktperiode aktiv. Sie kennzeichnen den Anfang eines Bildes (VRESI) und einer Zeile (HRESI) bzw. den vertikalen (VSTARTI) und horizontalen (HSTARTI) Start der Einblendung. RSWAI schaltet den Multiplexer auf die ROW-Adressen, CSWAI auf die COL-Adressen.

4.5.1.2. Ausgangssignale

Die Ausgangsleitungen A80 bis A00 führen die gemultiplexten Adressen für die dynamischen RAMs.

4.5.2. ROW-Zähler (ADRE/LOGIC/1)

Die Zähler N10 und N11 bilden zusammen den ROW-Zähler. Er liefert die 10 höherwertigan Adressen für den dynamischen Speicher. Im Aufnahme- und Wiedergabemodus wird er als Register benutzt. Am Anfang jedes Bildes wird er über den YABUS mit einem neuen Wert geladen. Dieser Wert hängt ab von PRBUS, der vom Prozessor mit der Nummer des ersten anzuzeigenden Bildes geladen wird, von BBUS, der die Bilder einer Zeile zählt, sowie von ZDIV3, der jede dritte Zeile zählt.

Die zeilenrelative Bildummer wird vom Bildzähler N3 erzeugt. Dieser zählt bei jedem RSWA-Impuls, also am Anfang jedes Bildes einer Zeile. Die relative Bildnummer wird mit der von der CPU gelieferten Nummer des ersten Bildes im Block ADD_1 addiert. Das Ergebnis ist in SBUS enthalten. Dieser enthält also die absolute Nummer des gerade angezeigten Bildes. SBUS wird im Block MUL20 mit 24 multipliziert, das entspricht einem Drittel der 72 Zeilen eines Bildes. Der so entstandene YBUS wird im Block ADD_2 mit ZDIV3 addiert. Dieser erhält aus N4/N5 die durch 3 geteilte Nummer der aktuellen Zeile.

Über die vor N10/N11 angeordnete Logik wird der ROW-Zähler im CPU-Modus vom Register in einen Zähler umgewandelt. Dadurch ist es möglich, in diesem Modus ein gesamtes Bild als fortlaufende Pixelfolge anzusprechen.

Der ROW-Zähler umfaßt im Prototyp nur 10 Bit. Das reicht zur Adressierung von 256KWorten, entsprechend 42 Bildern. Für eine größere Anzahl Bilder kann er leicht anstelle von P5/P6 aufgestockt werden. Hinzu kommt dann noch eine Dekodierlogik für verschiedene Speicherbänke.

4.5.3. COL-Zähler (ADRE/LOGIC/2)

Der Zähler N29 stellt den COL-Zähler dar. Anders als der ROW-Zähler wird er nur im Zählmodus betrieben. Gezählt werden die Pixel einer Zeile. In der ersten Zeile eines Bilder sind dies die Pixel 0-79, in der zweiten 80-159 und in der dritten 160-239. In der vierten Zeile ist der ROW-Zähler im eine Stufe höher, und der COL-Zähler zählt wieder 0-79.

Eine Ausnahme bildet das jeweils erste Bild einer Zeile. Da eine pixelweise horizontale Verschiebung der dargestellten Bilder möglich ist, muß mitten in einem Bild mit der Darstellung begonnen werden können. Die Nummer des ersten in einer Zeile dargestellten Pixels hängt von der Verschiebung des Bildes und von der Zeilennummer ab.

Die Berechnung wird im Addierer N16 durchgeführt. Addiert werden der vom der CPU gelieferte Versatz in CEBUS und die mit 80 multiplizierte Zeilennummer modulo 3 in ZMOD3. Mit dem so gewonnenen Wert in CAXBUS wird der COL-Zähler am Anfang jedes Bildes geladen. Da nur das jeweils erste Bild einer Zeile teilweise dargestellt werden darf, alle folgenden jedoch in voller Breite, wird für diese Bilder durch das Signal CEMA der Versatzwert PC(7:0) maskiert.

Die Schaltung vor N29 versetzt den COL-Zähler in den jeweiligen Zustand 'zählen', 'laden' und 'gesperrt', abhängig vom Betriebmodus. Im CPU-Modus werden der COL- und der ROW-Zähler über CPUTC zu einem gemeinsamen ROW/COL-Zähler gekoppelt.

4.5.4. Adreßmultiplexer (ADRE/LOGIC/3)

Über die Multiplexer N30-N38 werden die erzeugten ROW- und COL-Adressen abhänging von RSWA und CSWA auf die D-RAM-Adreßpins geschaltet. Da der Refresh der D-RAMs mit CAS-vor-RAS-Zyklen durchgeführt wird, ist kein Refresh-Zähler notwendig, was den Schaltungsaufwand deutlich verringert.

4.5.5. ADRE - Zeitdiagramme

Die Abbildungen B-6 und B-7 zeigen die COL-Adreßerzeugung im Wiedergabemodus. Dargestellt wird die dritte Zeile eines Bildes. In Abb B-6 wurde der horizontale Versatz auf 60 eingestellt. Dieser Wert erscheint am Zeilenanfang während CEMA=1 auf dem CEBUS. Der Wert des Zeilenzählers ZMOD3 erscheint, multipliziert mit 80, auf CAABUS. Addiert mit CEBUS ergibt sich die Summe 220 auf CAXBUS. Mit diesem Wert wird der COL-Zähler geladen. Anschließend zählt er bei jedem CSWA-Impuls hoch.

Abb. B-7 zeigt die Situation am Ende des ersten Bildes. Hier ist CEMA=0, so daß der COL-Zähler diesmal auf 160 gesetzt wird. Das zweite Bild wird also voll angezeigt.

Die ROW-Adreßerzeugung wird in Abb. B-8 gezeigt. Dargestellt ist die H-Lücke vor der vierten darzustellenden Zeile. Über PRBUS wurde Bild Nr.20 angewählt. Die Bildnummer auf BBUS ist während der H-Lücke null, so daß die Summe auf SBUS ebenfalls gleich 20 ist. Multipliziert mit 24 ergibt das auf YBUS den Wert 480. Hinzu kommt der Zeilenzähler ZDIV3, so daß sich schließlich auf YABUS

der Wert 481 ergibt. Dieser wird in den ROW-Zähler geladen. Beim nächsten Bild wird BBUS=1. Dadurch erhöht sich YABUS um 24 auf 505, was das nächstfolgende Bild adressiert.

Abb. B-9 zeigt den Adreßmultiplexer in Aktion. Ausgelöst durch RSWA und CSWA schaltet das Signal RCSEL den Adreßmultiplexer um. Die so erzeugte Adresse wird mit ADRENA übernommen und erscheint an ABUS. Diese wird dem D-Ram zugeführt.

In Abb. B-10 wird der Zugriff auf den Bildspeicher im CPU-Modus gezeigt. Zunächst wird mit einem WPCAS-Impuls der horizontale Versatz gleich Null gesetzt. Anschließend wird mit einem WPRAS-Impuls die Nummer der Bildes, auf das zugegriffen werden soll, in PRBUS geschrieben. Dieser Wert, in diesem Fall 32, wird mit 24 multipliziert. Dies ergibt die erste ROW-Adresse des 32.Bildes. Sie wird mit einem weiteren WPCAS-Impuls in den ROW-Zähler geschrieben un erscheint als ROW-Adresse an RABUS. Da der Versatz gleich null gesetzt wurde, ist CABUS ebenfalls gleich null. Dies ist die Voraussetzung, um auf wirklich alle Pixel des Bildes zugreifen zu können. Bei jedem Zugriff auf den Bildspeicher, erkennbar an RSWA und CSWA, wird nun die D-Ram-Adresse um 1 erhöht, wodurch ein sequentieller Zugriff auf alle Pixel des Bildes möglich ist.

4.6. Erzeugung der Video-Synchronimpule (SYNC)

Das LCA SYNC dient in erster Linie zur Erzeugung eines Composite-Sync-Signals, um abgespeicherte Bilder im Wiedergabemodus auf einem Monitor darstellen zu können. Dazu gehören die Steuerung des horizontalen und vertikalen Videotimings. Ein Startimpuls legt den vertikalen Beginn des dargestellten Bildes in einer wählbaren Zeile fest. Zusätzlich ist eine Zeilensteuerung integriert, die während der Aufnahme die aufzuzeichnenden Zeilen selektiert.

4.6.1. Top-Level (SYNC/1)

4.6.1.1. Eingangssignale

Der Anschluß CLKI versorgt das LCA mit einem synchronen Takt von 8Mhz, der im LCA CLK2 aus dem Systemtakt von 32MHz gebildet wird. Der Eingang RESI wird wie in den anderen LCAs nur während der Simulation benötigt und ist am realen LCA nicht vorhanden. Das gleiche gilt für den Eingang TESTI. Über diesen Anschluß kann der Zeilenzähler von Zeilentakt auf Systemtakt umgeschaltet werden, was während der Simulation die Anzahl der Simulationszyklen beim Testen des Zeilenzählers stark herabsetzt.

Über den Eingang WPROW1 kann vom Prozessor-Datenbus an DB(7:0)I ein Wert in das Eingangslatch einbeschrieben werden. Dieser bestimmt die Zeile, ab der die gespeicherten Bilder angezeigt werden sollen, also deren vertikale Position.

Für den Aufnahmemodus wird das LCA über die Eingänge VSEXTI und CSEXTI mit dem V-Sync bzw. Composite-Sync des aufzunehmenden Videosignals versorgt. Der Eingang RECRQI leitet die Aufnahme eines Einzelbildes ein.

4.6.1.2. Ausgangssignale

Die Ausgänge HSYNCO, VSYNCO und V1SYNCO liefern H-Puls, V-Puls und V1-Puls des in SYNC erzeugten Videosignals. DISPLAYO liefert ein Signal, das den für Bildinhalt nutzbaren Bereich einer Zeile kennzeichnet. Der Ausgang MASKO liefert dieses Signal nur für die Zeilen, die im Wiedergabemodus tatsächlich ein Bild enthalten.

VSPULSO markiert die Zeile, die über WPROW1 ausgewählt wurde. Sie leitet in CLK2 die Aufnahme bzw. die Wiedergabe eines Bildes ein.

Die bisher genannten Ausgangssignale dienen zur Synchronisation der D-RAM-Steuerung. CSYNCO liefert ein Composite-Sync-Signal zur Ansteuerung der Video-Mischstufe. RECAKO bestätigt die Einleitung eines Aufnahmezyklus durch RECRQI.

4.6.2. Horizontalsteuerung (SYNC/LOGIC/1)

Der Eingangstakt von 8MHz wird durch den 9Bit Horizontalzähler, aufgebaut aus N3 und N1, durch 512 auf 15625Hz (entsprechend 64fs), also auf Zeilenfrequenz heruntergeteilt. Diese wird als Signal VENA an den Zeilenzähler in der Vertikalsteuerung weitergeleitet. Eine Zeile im Videosignal beginnt mit der vorderen Flanke des H-Pulses. Dies entspricht einem Zählerstand des Horizontalzählers von Null. Aus den Zählerständen des Horizontalzählers werden alle horizontalen Signale abgeleitet. Dazu werden die Zählerstände, bei denen das jeweilige Signal eine steigende bzw. fallende Flanke zeigen soll, durch AND-Gatter auskodiert und auf getaktete RS-Flip-Flops geführt. Diese besitzen eine Vorrangschaltung auf dem Rücksetzeingang, so daß sie bei gleichzeitigem Setz- und Rücksetzsignal definiert zurückgesetzt werden. Dies wird in der vorhandenen Ansteuerung ausgenutzt, wodurch sich die vorgeschaltete AND-Verknüpfung vereinfacht.

Das Signal DISPLAY ist in dem Teil einer Zeile aktiv, in dem das Bild enthalten ist. HA bis HE sind Impulsfragmente, die in der CSync-Erzeugung zur vertikalen Austastlücke zusammengesetzt werden. HA entspricht außerdem in seinem Timing dem H-Puls. Mit CSXMASK werden im Aufnahmemodus die Trabanten, die sich in der V-Lücke befinden aus dem externen CSync-Signal ausmaskiert.

Die Schaltung vor dem Horizontalzähler schaltet diesen, gesteuert durch RECAK, in den Aufnahme- bzw. in den Wiedergabemodus. Im Wiedergabemodus läuft der Zeilenzähler frei. Im Aufnahmemodus wird er auf das externe Videosignal synchronisiert. Dies geschieht durch das Signal CSEXTP, das im Wiedergabemodus am Anfang jeder Zeile den Horizontalzähler zurücksetzt. Durch das RS-Flip-Flop N2 wird verhindert, daß bei ausbleibenden CSEXTP-Impulsen der Horizontalzähler 'überläuft'. Bei Erreichen seines maximalen Zählerstands von 511 wird er angehalten und erst beim nächsten CSEXTP-Impuls wieder gestartet.

Das Signal MUXRES wird über den Buffer P3 mit VCC bzw. VSS, also mit logisch '1' bzw. '0' verbunden. Für die Implementation der Schaltung liegt es auf VCC und maskiert so den Rücksetzeingang RESI und den Testeingang TESTI, so daß diese im LCA nicht mehr vorhanden sind. Die daraus abgeleiteten Signale SRES und TEST liegen dann fest auf logisch '0'. Dies betrifft die OR-Verknüpfungen vor den Rücksetzeingängen der RS-Flip-Flops, von denen P18, P19, P26 und P34 dadurch entfallen. Sie sorgen während der Simulation dafür, die Schaltung zurückzusetzen, was im LCA ohnehin nach der Konfigurationsphase geschieht.

4.6.3. Vertikalsteuerung (SYNC/LOGIC/2)

N12 und N13 bilden zusammen den Zeilenzähler. Er wird mit dem Systemtakt von 8MHz getaktet, jedoch über das Signal VENAX nur am Anfang jeder Zeile für jeweils einen Taktimpuls freigegeben, so daß er effektiv mit Zeilenfrequenz zählt. Im Wiedergabemodus entspricht VENAX dem Signal VENA, das in der Horizontalsteuerung gebildet wurde.

N49 bildet den Halbbildzähler, das Signal FIELD zeigt durch log. '1' das zweite Halbbild an. Der Zeilenzähler wird nach 313 Zeilen im ersten bzw. 312 Zeilen im zweiten Halbbild zurückgesetzt. Dazu wird durch die AND-Gatter P40 bis P42 der Zählerstand 311 auskodiert, der über den Multiplexer N27 den Zeilenzähler nach den zweiten Halbbild zurücksetzt. Da das erste Halbbild eine Zeile länger ist, wird der Rücksetzimpuls in diesem Fall über N26 um eine Zeile verzögert.

Der Stand des Zeilenzählers, zusammengefaßt in VBUS, wird im Block COMP9 mit CBUS verglichen, der von der CPU mit der vertikalen Position vorbesetzt wurde. Bei Gleichheit wird über den Blockausgang EQ das Signal VSPULS erzeugt, das den vertikalen Start der Einblendung kennzeichnet.

Der Zeilenzähler zählt die Zeilen nicht nach der in der PAL-Norm festgelegten Weise. Um die Erzeugung der V-Lücke im CSync-Signal zu erleichtern, wurde der Zählerstand 'O' auf den Beginn der V-Lücke gelegt. Der dadurch entstandene Versatz von 2 Zeilen

kann durch Software leicht ausgeglichen werden. Das Signal ENA ist während der ersten 8 Zeilen (Zeile 0 bis 7) jedes Halbbildes aktiv und veranlaßt in der CSync-Erzeugung die Bildung der vertikalen Austastlücke.

Ausgelöst vom vertikalen Startpuls VSPULS zählt der Zähler N18/N19 die 72 Zeilen, die zu einem abgetasteten Bild gehören. Während dieser Zeilen ist das RS-Flip-Flop N20 gesetzt. Es gibt dadurch das Signal MASK frei, mit dem, abgeleitet aus DISPLAY, das darzustellende Bild maskiert wird, sowohl horizontal als auch vertikal.

Im Aufnahmemodus werden über RECAK einige Schaltungseigenschaften modifiziert. Der Zeilenzähler erhält seine Freigabe nicht mehr vom Horizontalzähler sondern direkt von den H-Impulsen des abzutastenden Videosignals. Da nur jede vierte Zeile abgetastet wird, zählt der Zähler N18/N19 nur mit einem Viertel der H-Frequenz. Dies wird über das Gatter P44 erreicht.

4.6.4. CSync-Erzeugung (SYNC/LOGIC/3)

Aus den in der Horizontalsteuerung erzeugten Signalen HA bis HE werden über die Gatter P54 bis P59 die Signale VA bis VF gebildet. Diese stellen Fragmente der V-Lücke von jeweils einer Zeile Länge dar. Sie werden über die Multiplexer N31 für das erste und N32 für das zweite Halbbild in die zeitlich richtige Reihenfolge gebracht. Das am Ausgang der Multiplexer gewonnene Signal stellt einen V1- bzw. V2-Puls inklusive der Vor- und Nachtrabanten dar. FIELD wählt den jeweils richtigen V-Impuls aus, und ENA schaltet um zwischen V-Lücke und H-Pulsen, die im Signal HA vorliegen. Das Ergebnis ist ein komplettes Composite-Sync-Signal nach PAL-Norm. Es wird auf dem Ausgang CSYNC ausgegeben.

Während der Abtastung eines Videobildes wird vom internen auf das externe CSync-Signal umgeschaltet.

Aus ENA und FIELD werden noch der V-Puls VSYNC und der V1-Puls V1SYNC abgeleitet. Letzterer stellt einen Testausgang dar, er wird ansonsten nicht weiter verwendet. Aus HA wird der H-Puls HSYNC erzeugt. Im Wiedergabemodus wird für jede Zeile ein H-Puls erzeugt, da in jeder Zeile eine neue Bildzeile dargestellt wird. Im Aufnahmemodus wird nur jede vierte Zeile abgetastet. Es wird also auch nur jede vierte Zeile, gesteuert durch HPENA, ein H-Puls generiert.

4.6.5. Aufnahmesteuerung (SYNC/LOGIC/4)

Der Mikroprozessor fordert über RECRQ das Aufzeichnen eines Videobildes an. Diese Anforderung wird von N46 mit dem V-Puls des extrnen Videosignals synchronisiert und über das nachfolgende Flip-Flop N47 digital differenziert. Da diese Flip-Flops nur einmal pro Halbbild freigegeben werden, ist die Aufnahmebestätigung RECAK für genau ein Halbbild des externen Videos aktiv. An der fallenden Flanke von RECAK kann der Mikroprozessor die erfolgte Aufzeichnung eines Bildes erkennen.

Das aktive Signal RECAK gibt die Signale CSEXTP und VSEXTP frei. Diese steuern im Aufnahmemodus das horizontale bzw. vertikale Timing. Sie werden über digitale Differenzierer aus CSEXTI und VSEXTI gewonnen.

4.6.6. SYNC - Zeitdiagramme

In Abbildung B-11 wird die Erzeugung des V1-Pulses gezeigt. VA bis VF sind die C-Sync-Fragmente, die über den Zeilenzähler, dargestellt als V(8:0) ausgewählt werden. FIELD=0 zeigt das erste Halbbild an. CSYNCO ist das erzeugte Composite-Sync-Signal. Abbildung B-12 zeigt das gleiche für den V2-Puls. In Abbildung B-13 wird das horizontale Timing nochmals im Detail gezeigt.

4.7. Datenfluß- und CPU-Steuerung (PROZ)

Das Modul PROZ kontrolliert die Datenwege zwischen den Komponenten CPU, ADC, DAC und DRAM. Zusätzlich übernimmt es Dekoderfunktionen und die Interrupt-Steuerung.

PROZ ist bereits weitestgehend für die Erweiterung der Schaltung auf Farbe vorbereitet

4.7.1. Top-Level (PROZ/1)

4.7.1.1. Datenbusse

Im Modul PROZ laufen alle Datenbusse des Bildspeichers zusammen. An die Busse sind folgende Komponenten angeschlossen:

AD(7:0)I: A/D-Wandler
P(7:0)IO: Mikroprozessor
L(7:0)IO: Luminanz-Teil des D-RAMs
C(7:0)IO: Chroma-Teil des D-RAMs
DA(7:0)O: D/A-Wandler

4.7.1.2. Eingangssignale

An den Eingang CLKI ist der Systemtakt von 32MHz angeschlossen. PHI2I, RWNI und A3 bis A0 kommen direkt vom Mikroprozessor. CSNI wird vom Adreßdekoder des CPU-Moduls geliefert. Es bestimmt die Basisadresse des Bildspeichers im Adreßraum des Mikroprozessors. VPULSI und VPEXTI sind der interne und der externe V-Puls. Sie können in PROZ Prozessorinterrupts auslösen.

ADCLKI und DACLKI steuern Zwischenspeicher in den Datenwegen vom A/D- und zum D/A-Wandler. LCILI entsprechend für den Luminanz- und den Chroma-Bus. Über LCOEI ist es möglich, diese beiden Busse hochohmig zu schalten. DASELI maskiert den D/A-Bus. PSRPI schaltet im Wiedergabemodus den D/A-Bus zwischen Luminanz- und Chroma-Bus um.

RECAKI und CPIXAKI imformieren PROZ über den gerade gewählten Betriebsmodus.

4.7.1.3. Ausgangssignale

Über CPIXO und RECRQO werden Betriebsmodusänderungen angefordert. WPRASO, WPCASO und WPROW1O sind Latchimpulse, über die die Eingangsregister der Module CLK2, ADRE und SYNC vom Prozessor-Datenbus aus beschrieben werden können. CSCPUO meldet im CPU-Modus einen Bildspeicherzugriff der Mikroprozessors, RAMRWNO dessen Richtung (lesen oder schreiben). IRQO schließlich leitet Interrupt-Anforderungen an den Mikroprozessor weiter.

4.7.2. Datenflußsteuerung (PROZ/LOGIC/1)

Bei aktivem CSN-Signal des CPU-Moduls liefert der Adreßdekoder N1/N2 eines der Signale Y0 bis Y15. Y0, Y1 und Y2 erzeugen bei Schreibzugriffen (RWN=0) und aktivem PHI2-Signal die Schreibimpulse WPRAS, WPCAS und WPROW1.

Y4 und Y5 steuern die Erzeugung der Signale CPIX und RECRQ. Schreibzugriffe setzen das entsprechende Signal; Lesezugriffe löschen es. Das Setzen eines der Signale führt automatisch zum Löschen des jeweils anderen. Dadurch kann der verbotene Modus (CPIX=1 und RECRQ=1) nicht angewählt werden.

Über Y8 kann auf den Zwischenspeicher für den Luminanz-Anteil des Bildspeichers zugegriffen werden. Dabei wird über CSCPU auch ein D-RAM-Speicherzyklus ausgelöst, der das nächste Pixel schreibt bzw. liest. Y9 ermöglicht den Zugriff auf den Zwischenspeichers der Chroma-Information. Dabei wird kein Speicherzyklus erzeugt, wodurch in zwei Schritten über den 8Bit-Datenbus des Mikroprozessors auf den 16 Bit breiten Speicherbus zugegriffen werden kann.

Y11 kontrolliert ein Parallelport in PROZ, über das die Interruptverwaltung abgewickelt wird. Y12 dient zum Zurücksetzten von Interruptanforderungen.

4.7.3. Datenmultiplexer (PROZ/LOGIC/2)

Dieser Schaltungsteil stellt eine Art "Kreuzschienenverteiler" dar, über den die verschiedenen Busse miteinander verbunden werden können. Da innerhalb der LCA keine bidirektionalen Busse möglich sind, wurden die externen Busse in Ein- und Ausgangssignale aufgeteilt.
Der Multiplexer N15 bis N22 schaltet den Datenweg zum Luminanzteil des D-RAMs zwischen A/D-Wandler (Aufnahme) und zwischengespeichertem Prozessorbus (CPU-Modus, schreibende Zugriffe) um. Entsprechendes gilt für den Multiplexer N23 bis N30 und den Chroma-Anteil.

N31 bis N38 haben eine doppelte Funktion. Während der Wiedergabe schalten sie den D/A-Wandler zwischen Luminanz und Chroma um. Das gleiche geschieht bei lesenden CPU-Zugriffen im CPU-Modus. Während dieser Zeit kann der D/A-Bus über DASEL maskiert werden.

N39 bis N46 wählt bei lesenden CPU-Zugriffen zwischen Speicherzugriffen und dem Parallelport. Über P52 bis P59 kann schließlich der D/A-Wandler-Bus maskiert werden, um störende Ausgaben auf den Bildschirm, z.B. im CPU-Modus, zu verhindern.

4.7.4. Interrupt-Steuerung (PROZ/LOGIC/3)

In PROZ können zwei Interrupt-Quellen verwaltet werden. VPULS zeigt im Wiedergabemodus mit der steigenden Flanke den Beginn der V-Lücke an, um z.B. das Beschreiben der ROW-, COL- oder Zeilenregister zu veranlassen. Eine fallende Flanke an RECAK kennzeichnent die erfolgte Aufzeichnung eines Bildes.

VPULS ist ein Interrupt-Flip-Flop zugeordnet, das, falls es gesetzt ist, eine bestehende Interruptanforderung signalisiert. Sein Zustand kann über das Parallelport PPBUS auf Bit 7 ausgelesen werden. Über das Latch N50 wird die Interruptanforderung auf die IRQ-Leitung des Mikroprozessors durchgeschaltet. Die Anforderung kann durch Schreiben eines Bytes mit gesetztem 7. Bit in das Interrupt-Rücksetz-Register gelöscht werden. N51 und N52 selektieren für die Interruptanforderung die steigende Flanke von VPULS.

Die Interruptverwaltung für RECAKI ist identisch aufgebaut. Hier ist Bit 6 der Lese- und Schreibregister maßgebend.

4-22

4.7.5. PROZ - Zeitdiagramme

Abbildung B-14 zeigt eine Folge verschiedener CPU-Zugriffe. Im Einzelnen sind dies:

- Schreibzugriff auf PMCRO (9)
- Schreibzugriff auf PMRAS (0): Bildnummer setzen
- Schreibzugriff auf PMCAS (1): Versatz setzen
- Schreibzugriff auf PMROW1 (2): Zeile setzen
- Schreibzugriff auf PMCPIX (4): CPU-Modus einschalten
- Lesezugriff auf PMCPIX (4): CPU-Modus ausschalten
- Schreibzugriff auf PMREC (5): Aufnahmemodus einschalten
- Lesezugriff auf PMREC (5): Aufnahmemodus ausschalten
- Schreibzugriff auf PMLUM (8): Pixel schreiben
- Lesezugriff auf PMLUM (8): Pixel lesen
- Schreibzugriff auf PMCRO (9): Farbanteil schreiben
- Lesezugriff auf PMCRO (9): Farbanteil lesen
- Lesezugriff auf PMLUM (8): Pixel lesen
- Lesezugriff auf PMCRO (9): Farbanteil lesen

4.8. Dynamischer Speicher (DRAM)

Der dynamische Speicher ist mit Megabit-D-RAMs aufgebaut. Sie bieten den derzeit günstigsten Preis pro Bit. Zum Einsatz kommen sie in der Organisation 256K*4. Als maximale Zugriffszeit werden 120ns gefordert. In der vorliegenden Schaltungsversion wird nur das Helligkeitssignal mit 8Bit abgespeichert. Dazu sind zwei dieser ICs erforderlich. In der Farbversion wären es dann vier, um auf 16Bit Wortbreite zu kommen, oder, falls sich für Helligkeit und Farbe je 6Bit Auflösung als ausreichend herausstellt, drei ICs. Bei Einsatz einer Datenreduktion könnten diese wieder auf 2 ICs vermindert werden.

4.9. Mikroprozessor (CPU)

Die Mikroprozessorplatine wie auch die Anzeige, das Netzteil und das Gehäuse des Prototypen wurden aus dem Seriengerät 'TC12' der Firma Alpermann&Velte entnommen. Die CPU-Platine enthält Takt- und Reset-Erzeugung, die Adreßdekodierung, 2*8KByte EPROM, 2KByte RAM, 3 VIAs 65SC22 sowie Treiber für einen externen CPU-Bus, an den die Bildspeicherplatine angeschlossen wird. Von den VIAs kommt einer zur Ansteuerung der Tastatur- und Anzeigeplatine zum Einsatz.

4.10. D/A-Wandler (DAC)

Der D/A-Wandler ist mit im A/D-D/A-Wandler UVC3130 integriert. Von den zur Verfügung stehenden 10Bit werden nur die höherwertigen 8Bit ausgenutzt.

5. Programmbeschreibung

5.1. Verwendete Hardware

Die wesentlichen Funktionen des Bildspeichers werden von der Hardware übernommen. Der Mikroprozessor muß lediglich die Nummer des darzustellenden Bildes, dessen horizontalen Versatz und die vertikale Position in die dafür vorgesehene Register schreiben sowie die Aufzeichnung von Bildern überwachen. Nach dem Einschalten müssen außerdem die Konfigurationsdaten in die LCAs geladen werden.

Als Mikroprozessor wurde der 65SC02-2 von GTE gewählt. Er wird seit langem bei Alpermann&Velte eingesetzt. Es konnten daher einige Standardbausteine aus der Serienfertigung der Firma entnommen werden, insbesondere die CPU- und die Anzeige/Tastatur-Platine.

Die Anzeige bietet zwei achtstellige 7-Segment-Anzeigen, von denen eine benutzt wird, sowie einige LEDs. Die Tastatur umfaßt eine Dezimaleingabe sowie zahlreiche Funktionstasten.

5.2. Bedienung

Anzeige und Tastatur sind wie folgt aufgeteilt:

Anzeige:

!	Anzeige	!	!	Anzeige	!	!	Anzeige	!	!	Anzeige	!
!	Bild	!	!	Horizontal	!	!	Vertikal	!	!	Eingabe	!

Tastatur:

!Bild!Bild!Bild!	Hor! Hor!	Hor!Vert!Vert!Vert!	! REC!
! - !SET ! + !	- ! SET!	+ ! - !SET ! + !	! !

Die Anzeigen 'Bild', 'Horizontal' und 'Vertikal' zeigen die aktuelle Bildnummer, den horizontalen Versatz und die vertikale Position an. In der Anzeige 'Eingabe' ganz rechts kann über die Zehnertastatur eine zweistellige Dezimalzahl eingegeben werden.

5-1

Durch Drücken einer der 'SET'-Tasten wird dieser Wert in die entsprechende Anzeige übernommen. Falls dabei der erlaubte Bereich einer der Anzeigewerte überschritten wird, erfolgt eine automatische Korrektur.

Mit den '+'- und '-'-Tasten kann der eingestellte Wert erhöht bzw. vermindert werden. Auch hier werden Bereichsüberschreitungen korrigiert.

Soll ein Bild aufgezeichnet werden, muß dessen Nummer in die Eingabeanzeige geschrieben und anschließend die 'REC'-Taste gedrückt werden. Zur Kontrolle leuchtet während der Aufnahme die LED in der 'REC'-Taste kurz auf.

Der genaue Programmablauf ist in Flußdiagrammen im Anhang sowie im Programmlisting beschrieben. Die Datei FREMD.S enhält dabei die Programmteile, die aus vorhandenen Programmen der Firma Alpermann&Velte entnommen wurden.

Die XILINX-Konfigurationsdaten werden vom Linker zum eigentlichen Programm hinzugeladen.

6. Ungelöste Probleme

In der vorliegenden Version des Bildspeichers sind einige Punkte noch nicht befriedigend gelöst. Im einzelnen sind dies:

6.1. Modus-Umschaltungen

Die Synchronisation der Modusumschaltungen mit der RAS/CAS-Erzeugung konnte in der zur Verfügung stehenden Zeit nicht letztendlich gelöst werden. Durch die Realisation der CAS/CAS-Erzeugung mittels Schieberegister dürfen Modusumschaltungen nur erfolgen, wenn die Schieberegister leergetaktet sind, d.h. wenn sich die Schaltung im IDLE-Zustand befindet. Die dazu nötige Steuerschaltung muß noch implementiert werden. Sie wurde durch die Einführung von Modusanforderungs- (CPIXRQ, RECRQ) und -bestätigungssignalen (CPIXAK, RECAK) jedoch schon vorbereitet.

6.2. Kritisches Timing

Durch die Verwendung eines Systemtakts von 32MHz in drei der vier LCAs stehen pro Taktperiode ca. 31ns zur Verfügung. Viele Signale müssen in dieser Zeit vom Ausgang eines Flip-Flops über einige Gatter an den D-Eingang eines anderen Flip-Flops gelangen. Durch die Architektur der 3000er-LCAs ist die Durchlaufzeit für eine kombinatorische Verknüpfung zwar konstant, solange sie innerhalb eines CLBs aus maximal fünf Eingangssignalen gebildet wird. Die Verzögerungszeiten der Leitungen zwischen den Blöcken hängt jedoch stark von deren Länge ab. Diese wiederum wird von der Anordnung der Blöcke zueinander beeinflußt.

Für die verwendete 70MHz-Ausführung der 3030er-LCAs können folgende Verzögerungszeiten angenommen werden: [3]

Verzögerung vom Ausgang eines CLB-Flip -Flops bis zum Ausgang des Blocks: 8ns

Verzögerung vom Blockeingang über eine kombinatorische Verknüpfung bis zum D-Eingang eines CLB-Flip-Flops (incl. Setup-Time):

6-1

8ns

Bei 31ns Zykluszeit stehen für die Leitung zwischen den Blöcken also noch (31-8-8)ns = 15ns zur Verfügung. Dies gilt jedoch nur für den günstigen Fall, in dem die Verknüpfung vollständig in einenem CLB untergebracht werden kann. Kompliziertere Verknüpfungen müssen in mehreren CLBs kaskadiert werden, wodurch je Stufe eine Leitungsverzögerung und eine CLB-Durchlaufverzögerung von 9ns hinzukommt.

Dies betrifft insbesondere das LCA ADRE, in dem durch die verwendeten Addierer und Multiplizierer komplexe Verküpfungen enthalten sind. Diese müssen zwar nicht in einem Taktzyklus bearbeitet werden (die schnellsten Vorgänge in ADRE laufen in 5 Taktzyklen = einer CAS-Periode ab), führen aber dennoch dazu, daß dieses LCA unter Normalbedingungen ($V_{CC} = 5V$, $T_{Umg} = 20xC$) nicht einwandfrei arbeitet. Erst bei Kühlung des LCAs auf ca. -20xC stellt sich die gewünschte Funktion ein.

Für dieses Problem stehen mehrere Lösungsansätze zur Verfügung. Zunächst müssen durch Simulation des realen Timings des LCAs, inklusive der Leitungsverzögerungen, die kritischen Pfade identifiziert werden. Diese können durch Pipelinig-Methoden in mehrere unkritische Pfade aufgeteilt werden, wie es bereits jetzt an anderen Stellen der LCAs durchgeführt wurde. Mit den zur Verfügung stehenden Hilfmitteln war eine solche Simulation nicht möglich, sie befindet sich bei der Fa. XILINX in Vorbereitung. Auf diese Weise könnte auch das Timing der restlichen Schaltung sichergestellt werden, das unter Worst-Case-Bedingungen ebenfalls kritisch werden könnte.

Die Plazierung und das Routing der LCAs wurde bisher von einem Autorouter übernommen. Bei der Analyse der Ergebnisse zeigte sich, daß diese durch manuelles Eingreifen wesentlich verbessert werden können. Dies setzt jedoch ebenfalls die Kenntnis der kritischen Pfade voraus.

Falls durch die genannten Maßnahmen das Timing nicht sichergestellt werden kann, ist auch noch der Einsatz der 100MHz-Ausführung der LCAs denkbar. Diese sind als 3030er LCA jedoch erst für KW21 in Musterstückzahlen angekündigt.

6-2

Schließlich ist ohnehin die Umsetzung der gesamten Schaltung in ein Gate-Array vorgesehen. Je nach verwendeter Technologie sind diese deutlich schneller als die verwendeteten LCAs, was ebenfalls die Timing-Probleme lösen könnte. Zusätzlich kann bei der Gate-Array-Entwicklung von vorneherein das reale Zeitverhalten simuliert werden, wodurch das Timing wirklich sichergestellt werden kann.

6.3. Aufnahmesteuerung

Während der Aufzeichnung eines Bildes wird vom internen auf das externe CSync-Signal umgeschaltet. Da das externe Videosignal im Allgemeinen nicht auf das interne synchronisert ist, fällt ein angeschlossener Monitor währen der Aufnahme aus der Synchronisation. Wünschenswert wäre eine auch während der Aufnahme durchlaufende Synchronpulserzeugung.

6.4. Umrahmung

Zur besseren Abgrenzung der angezeigten Bilder untereinander und zum Hintergrund sollen diese mit einem möglicherweise farbigen Rahmen begrenzt werden. Derzeit ist während der Lücke zwischen den Einzelbildern das Ausgangssignal nicht definiert.

7. Zusammenfassung

7.1. Einsatzgebiete

In der vorligenden Arbeit wurde gezeigt, wie durch Einsatz moderner Technologien (LCAs, Megabit-D-Rams) die Problemstellung 'Digitaler Bildspeicher' mit relativ geringem externen Schaltungsaufwand (der Digitalteil besteht aus nur 8 ICs!) gelöst werden konnte. Durch die derzeit noch recht hohen Preise der LCAs (Stückpreis der eingesetzten XC3030PC84-70 = ca. 160DM) ist die vorliegende Schaltung nur für den Einsatz im Profi- und Semiprofibereich interessant.

Wird die in den LCAs enthaltene Schaltung jedoch in ein Gate-Array umgesetzt (Stückpreis ca. 20DM bis 50DM, je nach Komplexität und Gehäuse), wird auch die Verwendung in Consumer-Geräten möglich. Durch dort erreichte Stückzahlen kann der Bildspeicher dann wiederum im Profi-Bereich günstiger angeboten werden.

Die Implementierung einer digitalen Schaltung in ein LCAs ähnelt der Gate-Array-Entwicklung. Sie hat jedoch den Vorteil, daß ein LCA unmittelbar in realer Umgebung getestet werden kann. Damit stellen LCAs eine gute Vorstufe zur Gate-Array-Entwicklung dar.

7.2. Ausblick

Für den Einsatz des Bildspeichers in einem Schnittsystem ist die Möglichkeit wünschenswert, Texte und Zahlenwerte zusammen mit den gespeicherten Bildern ausgeben zu können. Speicherplatz in den D-Rams wäre für diese Informationen noch vorhanden: für jeweils drei Bildzeilen werdn 16 Bytes nicht genutzt.

Um den vorhandenen Speicher besser auszunutzen bzw. mit weniger Speicher-ICs auszukommen, bietet sich der Einsatz einer Datenreduktion an. Dazu wurden im Vorfeld der Diplomarbeit bereits einige Studien durchgeführt, die vermuten lassen, daß statt mit derzeit 16 Bit pro Pixel mit 8 Bit ausgekommen werden kann. Die notwendige Reduktionsschaltung würde bei Implementierung des Digitalteils in ein Gate-Array die Produktkosten nicht oder nur unwesentlich erhöhen und dadurch den Einsatz des Bildspeichers in Conumer-Produkten wesentlich erleichtern.

7-1

A. <u>Schaltpläne</u>

Die Schaltpläne sind nach folgendem Schema hierachisch organisiert. Dabei ist links die höchste, rechts die niedrigste Hierachiestufe.

```
EDDI3/1
!
 !---- CLK2/1
           !----- CLK2/LOGIC/1, /2, /3
 !
                     !----- CLK2/LOGIC/WAITZYK/1
 !
                     !----- CLK2/LOGIC/RASZYK/1
 !
                    !----- CLK2/LOGIC/CASZYK/1
 !
                     !----- CLK2.LOGIC/RFSHZYK/1
 !
 !
 !----- ADRE/1
          !----- ADRE/LOGIC/1, /2, /3
 !
                     !----- ADRE/LOGIC/ADD 1/1
 !
                     !----- ADRE/LOGIC/ADD_2/1
 !
                     !----- ADRE/LOGIC/MUL20/1
 !
                    !----- ADRE/LOGIC/MUL80/1
 !
 !
 !----- SYNC/1
          !----- SYNC/LOGIC/1, /2, /3, /4
 !
                    !----- SYNC/LOGIC/COMP9/1
 !
 !
 !---- PROZ/1
           !----- PROZ/LOGIC/1, /2, /3
```

A.1. Bildspeicher, Top-Level (EDDI3)



Abb. A-1: Übersichtsschaltplan (EDDI3/1)

A.2. Ablaufsteuerung (CLK2)

/USER/LOH/EDDI3/DIG2/CLK2/1.DRW 26 FEB 98 12:89 lost update: 26 FEB 98 18:85



Abb. A-2: Ablaufsteuerung, Top-Level (CLK2/1)



Abb. A-3: RAS/CAS-Erzeugung (CLK2/LOGIC/1)





Abb. A-4: Differenzierer, CAS-Zähler (CLK2/LOGIC/2)





Abb. A-5: Aufnahmesteuerung, Refresh-Timer (CLK2/LOGIC/3)

A	XCIK
AI	ICLK
DXCLK	:
	-
Alpermann und Velte a 12.82.98 7. 1.8	Abb. A-5: Ablaufsteuerung
w-Nr. K2/LOGIC/3 Igner LOH	Aufnahmeeteuerung Refresh-Zaehler



Abb. A-6: Wartezyklus (CLK2/LOGIC/WAITZYK/1)



Abb. A-7: RAS-Zyklus (CLK2/LOGIC/RASZYK/1)



Abb. A-8: CAS-Zyklus (CLK2/LOGIC/CASZYK/1)



Abb. A-9: Refresh-Zyklus (CLK2.LOGIC/RFSHZYK/1)

A.3. Adreßerzeugung (ADRE)



Abb. A-10: Adreßerzeugung, Top-Level (ADRE/1)



Abb. A-11: RAS-Zähler (ADRE/LOGIC/1)



Abb. A-12: CAS-Zähler (ADRE/LOGIC/2)



/USER/LOH/EDDI3/DIG2/ADRE/LOGIC/3.DRW 26 FEB 98 11:21 lost update: 21 FEB 98 89:86

Abb. A-13: Adreßmultiplexer (ADRE/LOGIC/3)

41 (Ale emers			
A und Velte	Abb. A-13.		
Date 16.82.90	1100° 11 13.		
Rev. 1.0	Adress-Erzeugung		
Draw-Nr.]		
ADRE/LOGIC/3	Adressmultiplexer		
Designer J.LOH			



Abb. A-14: Addierer Nr.1 (ADRE/LOGIC/ADD_1/1)



Abb. A-15: Addierer Nr.2 (ADRE/LOGIC/ADD_2/1)

A Alpermann und Velte	Abb. A-15:
Alpermann und Velte Date 16.82.98	Abb. A-15:
Alpermann und Velte Date 16.02.90 Rev. 1.8	Abb. A-15: Adresserzeugung
Alpermann und Velte Date 16.02.90 Rev. 1.0 Draw-Nr. ADRE/L_/ADD_2/1	Abb. A-15: Adresserzeugung Addlerer #2







Ð Y		
4		
und Velte	Abb. A-16:	
. 1.6	Adresserzeugung	
nw-Nr. RE/L./MUL20/1	Multiplizierer + 24	
ligner LOH		



Abb. A-17: Multiplizierer * 80 (ADRE/LOGIC/MUL80/1)

A.4. Video-Sync-Erzeugung (SYNC)

/USER/LOH/EDDI3/DIG2/SYNC/1.DRW 19 FEB 98 22:89 Last update: 19 FEB 98 22:89



Abb. A-18: Sync-Erzeugung, Top-Level (SYNC/1)





Abb. A-19: Horizontalsteuerung (SYNC/LOGIC/1)



/USER/LOH/EDDI3/DIG2/SYNC/LOGC/2.DRW 23 FEB 99 18:59 Last update: 21 FEB 99 13:35

Abb. A-20: Vertikalsteuerung (SYNC/LOGIC/2)







HSYNC	
CSYNC	
Alpermann und Velte e 16.92.98	Abb. A-21: Syno-Erzeugung
w-Nr. /NC/LOGIC/3 Igner LOH	CSyno-Steuerung



Abb. A-22: Aufnahmesteuerung (SYNC/LOGIC/4)



Abb. A-23: Zeilenkomparator (SYNC/LOGIC/COMP9/1)

A.5. Prozessormodul, Datensteuerung (PROZ)

/UBER/LOH/EDDIS/DI82/PR92/1.DRW 27 FEB 98 18181 Loit updates 28 FEB 98 1818



Abb. A-24: Prozessormodul, Top-Level (PROZ/1)



Abb. A-25: Datenwegesteuerung (PROZ/LOGIC/1)



Abb. A-26: Datenmultiplexer (PROZ/LOGIC/2)





A-27

)) P	PBUS
/Alpermann	
/ und Velte	Abb. A-27:
. 1.0	Prozessormodul
w-Nr.	Interrupt-Steverung
lgner	
LOH	
A.6. Sonstige Schaltpläne



Abb. A-28: A/D- und D/A-Wandlerplatine (ADC/DAC)



Abb. A-29: CPU-Platine



Abb. A-30: Anzeige- und Tastaturplatine

B. Zeitdiagramme

Die Zeitdiagramme sind Simulationsergebnisse der Daisy-Workstation. Sie geben unter Umständen nicht die realen Verzögerungszeiten der LCAs wieder. Die Zeitachse ist in 1ns-Schritte eingeteilt.

Die Diagramme werden im Kapitel 4 zusammen mit der zugehörenden Schaltung erläutert.

B.1. CLK2 - Zeitdiagramme



RAS/CAS-Erzeugung CONTEXT : /USER/LOH/EDDI3/DIG2/CLK2 22 FEB 90 16:03



Differenzierer CONTEXT : /USER/LOH/EDDI3/DIG2/CLK2 22 FEB 90 16:10



Abb. B-2: CLK2 - Differenzierer



CLK2, CPU-Modus CONTEXT : /USER/LOH/EDDI3/DIG2/CLK2 22 FEB 90 16:25





Abb. B-4: CLK2 - CPU-Modus (2)



FH Köln, Fachbereich 20, Labor `Technik der DV-Anlagen' - Diplomarbeit J.Loh: Digitaler Bildspeicher

CLK2, REC-Modus CONTEXT: /USER/LOH/EDDI3/DIG2/CLK2 22 FEB 90 16:52

Abb. B-5: CLK2 - REC-Modus

B.2. ADRE - Zeitdiagramme



Abb. B-6: ADRE - COL-Adreßerzeugung (1)





		-		/ 00211/ 2011/ 2						
RSWA	B+	L	L .			• • •		l	l	ŀ .
PRBUS	DŦ	20	••••		• • •	• •	•		• • •	
BCE	B+		1.		••			I	l	1.
BBUS	D+	2 .	Χ3.		••	••	•	.1 .	/2 .	Хз
SBUS	D +	22	X23	<u>, 20</u>	••	• • •		X21 .	X22	X23
YBUS	D+	528	552	, (480	••	••	••	X504	528	552
ZCE	B+		•			· · · · · · · · · · · · · · · · · · ·				·•
ZTC	B+		•		••	•				
ZDIV3	D+			. /1	••	• •	•		· ·	•
YABUS	D+	528	552		••	• • •	• • • •	X505 .	.529	553
RCE	B +				·					ι.
RPE	B +				••	••		I	l	ι
RABUS	D+	504	X528	• •		• • •	• • • •	/481	X505	529
			، ، 							
	170	000	19000	21000	23000	25000	27000	29000	31000	33000
7- R-	F	u +								
			Abb.	B-8: AI)RE – R	:OW-Adre	eßerzei	ıgung		

ROW-Adress-Erzeugung CONTEXT : /USER/LOH/EDDI3/DIG2/ADRE 22 FEB 90 12:15



Abb. B-9: ADRE - Adreßmultiplexer

	Adre, CPU-	Modus CONTEXT : /USER/LOH/EDDI3/DIG2/ADRE 22 FEB 90 14:24
	CLK	
	RSWA	
	CSWA	
	WPRAS	
	WPCAS	
	PRBUS	
	BBUS	
Abl	SBUS	
b.	SUBY	
B-	ZDIV3	
10	YABUS	
: 7	RPE	
ADR	RCE	
Е-	RABUS	
- (ZMOD3	
CPU	CAABUS	
-Me	CEBUS	
odu	CAXBUS	
ıs	CPE	
	CCE	
	CABUS	
	RCSEL	
	ADRENA	
	ABUS	
	Z 	500 500 500 100 100 100 1200 1300 1400 1500 15 F U *

B.3. SYNC - Zeitdiagramme

HA Image: Imag	л ,,
HB IBE I I I I I I I I HC IBE I I I I I I I I I HD IBE I I I I I I I I I HE IBE I I I I I I I I I	
⋎⋗	
	5
	Л
	Γ
V(8:0) D+ 309 310 311 1. 1. 12 X3 4 X5 6. J7 8.	
VISYNCO BH	
130000 220000 310000 400000 490000 580000 670000 760000 8500	00
Z R V *	

V1-PULS CONTEXT : /USER/LOH/EDDI3/DIG2/SYNC 21 FEB 90 09:24









H-PULS, CSYNC CONTEXT : /USER/LOH/EDDI3/DIG2/SYNC 21 FEB 90 09:34

Abb. B-13: SYNC - H-Puls, CSync-Erzeugung

B.4. PROZ - Zeitdiagramme



C. LCA-Makrobibliothek

C.1. Übersicht

Mit dem LCA-Entwicklungspaket von XILINX wird eine Makrobibliothek geliefert, in denen die wichtigsten Grundschaltungen wie Dekoder, Multiplexer, Flip-Flops, Register und Zähler enthalten sind. Es fehlen jedoch fst vollständig Makros, die den Clock-Enable-Eingang der CLB-Basis-Flip-Flops der 3000er-LCA-Serie ausnutzen. Daher wurde im Rahmen der Diplomarbeit eine eigene Makrobibliothek angelegt, die in erster Linie Flip-Flops und Zähler mit Clock-Enable-Engang enthält. Dadurch wird es möglich, die Flip-Flops mit einem synchronen Takt zu versorgen, während sie, kontrolliert durch den Clock-Enable-Eingang, effektiv mit verschiedenen Geschwindigkeiten arbeiten. Dies wird in der vorliegenden Schaltung sehr oft ausgenutzt.

Zusätzlich wurden verschiedene kombinierte

Addierer/Subtrahierer erstellt, die über einen Steuereingang umgeschaltet werden können. Wird diese Umschalteigenschaft nicht benötigt und der Steuereingang fest auf VCC oder VSS gelegt, entfallen die dadurch überflüssig gewordenen Gatter in einem späteren Optimierungsvorgang. Sie belasten dadurch nicht die Implementierung der Schaltung ins LCA.



Abb. C-1: Übersicht über die LCA-Makrobibliothek

C.2. Flip-Flops

C.2.1. RS-Flip-Flops

/USEK/LCA/LCAMSCH/NESI3K/LAICHDFF/FCSK/1.DKW 23 FEB 90 09:54 Last update: 18 FEB 90 15:08



Abb. C-2: FCSR: Getaktetes RS-Flip-Flop, Vorrang Setzen

USEK/LCA/LCAMSCH/NESISK/LAICHDFF/FCKS/1.DKW 20 FEB 90 18:03 Last update: 18 FEB 90 15:11



Abb. C-3: FCRS: Getaktetes RS-Flip-Flop, Vorrang Rücksetzen

C.2.2. Toggle-Flip-Flops



Abb. C-4: FTCR: Toggle-Flip-Flop, Synchron Reset



Abb. C-5: FTCRD: Toggle-Flip-Flop, Direct Reset



Abb. C-6: FTCPR: Ladbares Toggle-Flip-Flop, Synchron Reset



Abb. C-7: FTCPRD: Ladbares Toggle-Flip-Flop, Direct Reset

C.3. Binärzähler

C.3.1. Binärzähler modulo 4

/USEK/LCA/LCAMSCH/NESISK/COUNIEK/C48CKX/1.DKW 20 FEB 90 19:55 Last update: 18 FEB 90 18:54



Abb. C-8: C4BCRX: Zähler modulo 4, Synchron Reset



/USEK/LCA/LCAMSCH/NESISK/COUNTEK/C48CKDX/1.DKW 21 FEB 90 09:40 Last update: 18 FEB 90 18:33

Abb. C-9: BCRDX: Zähler modulo 4, Direct Reset



Abb. C-10: C4BCPRDX: Ladbarer Zähler modulo 4, Direct Reset

C.3.2. Binärzähler modulo 8



Abb. C-11: C8BCRX: Zähler modulo 8, Synchron Reset



Abb. C-12: C8BCPR: Ladbarer Zähler modulo 8, Synchron Reset



Abb. C-13: C8BCPRDX: Ladbarer Zähler modulo 8, Direct Reset

C.3.3. Binärzähler modulo 16



Abb. C-14: C16BCRX: Zähler modulo 16, Synchron Reset



Abb. C-15: C16BCPRX: Ladbarer Zähler modulo 16, Synchron Reset



Abb. C-16: C16BCPRDX: Ladbarer Zähler modulo 16, Direct Reset

C.3.4. Binärzähler modulo 256



Abb. C-17: C256BCRX: Zähler modulo 256, Synchron Reset



Abb. C-18: C256BCPRDX: Ladbarer Zähler modulo 256, Direct Reset

A Alpermann und Velte	Abb. C-18:			
Date 16.82.98	Bingerzaehler			
Rev. 1.9	Modulo 256			
Draw-Nr. C256BCPRDX/1	Clock Enable Parallel Enable Direct Reset			
Designer J.LOH				

C.4. I/O-Pads

/USEK/LCA/LCAMSCH/COMMON_NESIS/108/102/1.DKW 21 FEB 90 15:45 Last update: 16 FEB 90 18:50



Abb. C-19: ILOZ: I/O-Pad mit Input-Latch und Tri-State-Output

C.5. Addierer/Subtrahierer

/USEK/LCA/LCAMSCH/COMMON_NESTS/GENERAL/HALF_ADD/1.DKW 21 FEB 90 14:45 Last update: 18 FEB 90 18:20



Abb. C-20: HALF_ADD: Halbaddierer



Abb. C-21: ADDSUB2: 2-Bit-Addierer/Subtrahierer



Abb. C-22: ADDSUB4: 4-Bit-Addierer/Subtrahierer



Abb. C-23: ADDSUB8: 8-Bit-Addierer/Subtrahierer

D. Flußdiagramme

*** Datei START.S *** Abb. D-1: Reset-Initialisierung und Hauptprogramm Initialisierung + STTA LAUF TASLOW: Interrupts Tastatur abfragen sperren Statisches RAM loeschen Ende der Aufnahme abwarten Aufnahme ₩ Record-Taste gedrueckt einleiten ŕ ATINIT: Anzeige und Tastatur initialisieren XILUP: Xilinx LCAs initialisieren Default-Werte fuer Zeile, Bild u. Position setzen Interrupts initialisieren BFUELL: Bruttl: Bilspeicher Mit Testdaten fuellen Interrupts freigeben

D.1. Flußdiagramme zu START.S



D-1



Abb. D-2: BFUELL: Bildspeicher mit Testdaten füllen



Abb. D-3: MKZEIL: Testbildzeile aufbauen Abb. D-4: MKCH: Zeile eines Zeichens aufbauen

D.2. Flußdiagramme zu IRQ.S



Abb. D-5: IRQA: Routine für maskierbaren Interrupt Abb. D-6: NMIA: Routine für nicht maskierbaren Interrupt

D.3. Flußdiagramme zu TAST.S



Abb. D-7: ATINIT: Anzeige und Tastatur initialisierenAbb. D-8: ANZNEU: Anzeige mit aktuellen Daten füllenAbb. D-9: ANZNU: Binärzahl zweistellig darstellen


Abb. D-10: TASLOW: Low-Level-Tastaturfunktion ausführen (1)



Abb. D-11: TASLOW: Low-Level-Tastaturfunktion ausführen (2)



Abb. D-12: CONIN: Tastatur über Tabelle abfragen



Abb. D-13: TASIA: Physikalischen Tastencode ermitteln

D.4. Flußdiagramme zu UNTER.S



Abb. D-14: BIN2BCD: Umwandlung Binär -> BCD Abb. D-15: INCCAS: COL-Adresse erhöhen Abb. D-16: DECCAS: COL-Adresse vermindern



Abb. D-17: INCRAS: ROW-Adresse erhöhen Abb. D-18: DECRAS: ROW-Adresse vermindern Abb. D-19: INCROW: Zeilennummer erhöhen Abb. D-20: DECROW: Zeilennummer vermindern



Abb. D-21: ICCAS: Versch. der Bilder um ein Pixel nach links Abb. D-22: DCCAS: Versch. der Bilder um ein Pixel nach rechts Abb. D-23: ICRAS: Versch. der Bilder um ein Bild nach links Abb. D-24: DCRAS: Versch. der Bilder um ein Bild nach rechts



Abb. D-25: ICRW1: Versch. der Bilder um eine Zeile nach oben Abb. D-26: DCRW1: Versch. der Bilder um eine Zeile nach unten Abb. D-27: CCCAS: COL-Adressen-Bereichsabfrage Abb. D-28: CCRAS: ROW-Adressen-Bereichsabfrage



Abb. D-29: CCROW: Zeilennummer-Bereichsabfrage Abb. D-30: XILUP: XILINX-Konfiguration laden



Abb. D-31: WAIT: Lange Warteschleife Abb. D-32: WTLAUF: Kurze Warteschleife für Hauptprogramm

E. Programmlisting

; ----

E.1. Bibliothek (BIBL.S) ;// dienstag, 20.februar 1990 16.17 uhr ; ; DATEI BIBL.S ; PROJEKT EDDI3 ADRE MACRO FALSE EQU 0 TRUE EQU .NOT.FALSE ; PROGRAMM-OPTIONEN VOLLBILDDARSTELLUNG GROSS EQU FALSE STEH EOU FALSE STEHENDES BILD ; PROGRAMMPARAMETER REPEAT-ZAEHLER-WERT (TASTATUR-WARTEZEIT) REPVAL EQU 100 WTVAL EQU 50 LAUF-WARTESCHLEIFE (TASTATUR-REPEAT-RATE) OFFSET EQU -5 KORREKTURWERT FUER WPCAS PIXEL EQU 80 ANZAHL PIXEL PRO BILD ZEILEN EQU 72 ANZAHL ZEILEN PRO BILD BILDER EQU 42 BILDER IM SPEICHER UPOFF EQU 34 LPOFF EQU 8 OFFSET ZUM OBEREN BILDSCHIRMRAND OFFSET ZUM UNTEREN BILDSCHIRMRAND ; BELEGUNG IO3PB WPCAS EQU \$01 PBO: PRESET CAS WP1EQU\$01WP1EQU\$02WPRASEQU\$04CPIXEQU\$08CSCPUEQU\$10RAMOEEQU\$20RAMWEEQU\$40RECRQEQU\$80 PB1: PRESET ZEILE PB2: PRESET RAS PB3: CPU/PICTURE UMSCHALTUNG PB4: CPU-ZUGRIFF AUF RAM PB5: OE-SPEICHER PB6: WE-SPEICHER PB7: RECORD-REQUEST ; -----; I/O-ADRESSEN IO3 EQU \$2040 IO3PB EQU IO3+0 IO3PA EQU IO3+1 IO3DB EQU IO3+2 3. 6522 AUF TC12-CPU IO3DA EQU IO3+3 IO3T1CL EOU IO3+4 IO3T1CH EOU IO3+5 IO3+6 IO3T1LL EQU IO3+7 IO3+8 IO3T1LH EQU IO3T2CL EQU IO3+9 IO3T2CH EQU IO3S EQU IO3+10 IO3A EQU IO3+11 IO3P EQU IO3+12 IO3I EQU IO3+13 IO3E EQU IO3+14 IO3O EQU IO3+15

; BILDSPEICHER-ADRESSEN PMEM: PAGE-MEMORY PMEM EQU \$8000 PMEMEQUPMEM+0PMRASEQUPMEM+0PMCASEQUPMEM+1PMROW1EQUPMEM+2 PMEM: XILINX-CONFIGURATION PMEM: RAS-SETZPULS PMEM: CAS-SETZIMPULS PMEM: ZEILEN-SETZPULS #1 PMCPIX EQU PMEM+4 PMEM: CPU-MODUL UMSCHALTEN PMREC EQU PMEM+5 PMEM: REC-MODUS UMSCHALTEN PMILUM EQU PMEM+8 PMCRO EQU PMEM+9 PMEM: LUMINANZ PMEM: CHROMA PMPORT EQU PMEM+11 PMEM: I/O-PORT PMIRES EQU PMEM+12 PMEM: IRQ-RESET WIEDERGABE ENDM ; ADRE ; BEFEHLS-MAKROS VIERLSR MACRO LSR A LSR Α LSR А LSR A ENDM VIERASL MACRO ASL А ASL А ASL Α ASL Α ENDM DREILSR MACRO LSR А LSR Α LSR Α ENDM DREIASL MACRO ASL A ASL А ASL А ENDM ZWEILSR MACRO LSR А LSR Α ENDM ZWEIASL MACRO ASL A AST А ENDM MACRO N BNE L BNE&INDX BEQ JMP &N

BNE&INDX;

	ENDM		
BEQ_L	MACRO BNE JMP	N BEQ&INDX &N	
BEQ&IND)	K; ENDM		
BCS_L	MACRO BCC	N BCS&INDX &N	
BCS&IND>	K; ENDM		
BCC_L	MACRO BCS	N BCC&INDX &N	
BCC&IND>	K; ENDM	art	
BVS_L	MACRO BVC	N BVS&INDX &N	
BVS&IND>	K; ENDM	art .	
BVC_L	MACRO BVS	N BVC&INDX 5N	
BVC&IND>	K; ENDM	an	
BMI_L	MACRO BPL	N BMI&INDX &N	
BMI&IND>	K; ENDM	QIV	
BPL_L	MACRO BMI	N BPL&INDX &N	
BPL&IND>	K; ENDM		
; ***** ; GLOBAI	LE ADRESS	**************************************	*************************
; *****	*******	************	*************
GLOBAL	MACRO	START S	
,	GLBL GLBL	R0,R1,R2,R3,R4, VMODE	R5,R6,R7 UNIVERSALREGISTER VIDEOMODUS
;	GLBL GLBL	IRQ.S IRQA NMIA	EINSPRUNG MASKIERBARER INTERRUPT EINSPRUNG NICHT MASKIERBARER INTERRUPT
;		UNTER.S	5
	GLBL	BIN2BCD KONVERT	TIERUNG BINAER -> BCD
	GLBL GLBL	LINCCAS DECCAS	CAS-ADRESSE ERNTEDRIGEN
	GLBL	INCRAS	RAS-ADRESSE ERHOEHEN
	GLBL	DECRAS	RAS-ADRESSE ERNIEDRIGEN
	GLBL	ICCAS	CCAS ERHOEHEN

FH Köln, Fachbereich 20, Labor `Technik der DV-Anlagen' – Diplomarbeit J.Loh: Digitaler Bildspeicher

	GLBL	DCCAS	CCAS ERNIEDRIGEN
	GLBL	ICRAS	CRAS ERHOEHEN
	GLBL	DCRAS	CRAS ERNIEDRIGEN
	GLBL	ICRW1	ZEILE ERHOEHEN
	GLBL	DCRW1	ZEILE ERNIEDRIGEN
	GLBL	CCCAS	CAS-BEREICHSABFRAGE
	GLBL	CCRAS	RAS-BEREICHSABFRAGE
	GLBL	CCROW	ROW-BERECHSABFRAGE
	GLBL	WAIT	WARTEN
	GLBL	WTLAUF	WARTESCHLEIFE FUER LAUF
	GLBL	CHSET	ZEICHENSATZ-TABELLE
	GLBL	XILUP	XILINX-KONFIGURATION LADEN
	GLBL	CCAS	CAS-ZAEHLER (OFFSET)
	GLBL	CRAS	RAS-ZAEHLER (BILDNUMMER)
	GLBL	CRW1	ZEILENZAEHLER
;			XILINX.S
	GLBL	XILINXS	STARTADRESSE XILINX-DATEN
	GLBL	XILINXL	LAENGE XILINX-DATEN
;			FREMD.S
	GLBL	ANZR	ANZEIGEREGISTER DARSTELLEN
	GLBL	TAAU	TASTATUR SCANNEN
	GLBL	ANRE	ANZEIGEREGISTER
;			TAST.S
	GLBL	ATINIT	ANZEIGE UND TASTATUR INITIALISIEREN
	GLBL	CONIN	ZEICHEN VON TASTATUR EINLESEN
	GLBL	TASLOW	LOW-LEVEL-TASTATURFUNKTIONEN AUSFUEHREN
	GLBL	ANZNEU	ANZEIGE AUFFRISCHEN
	GLBL	IBUFB	SCRATCH-EINGABEREGISTER
	GLBL	ANZLED1	STATUS-LED'S
	ENDM	;	GLOBAL

END

E.2. Initialisierung und Hauptprogramm (START.S)

;// dienstag, 27.februar 1990 18.34 uhr ; ; DATEI START.S ; PROJEKT EDDI3 ADRE GLOBAL RSEG START STTA RESET-EINSTIEG ; SEI LDX #\$FF STACK SETZEN TXS CLD DEZIMAL-MODUS AUS LDA DCMP LDX #0 RAM LOESCHEN STTC ; \$0,X STZ \$100,X STZ STZ \$200,X STZ \$300,X \$400,X STZ STZ \$500,X \$600,X STZ \$700,X STZ DEX BNE STTC STA DCMP DCMP INC JSR ATINIT ANZEIGE U. TASTATUR INITIALISIEREN JSR XILINX-KONFIGURATION LADEN XILUP LDA PMCPIX CPIX LOESCHEN LDA PMREC RECRO LOESCHEN #UPOFF/2+50 LDA STA CRW1 ZEILE RUECKSETZEN STA PMROW1 LDA #1000000B STA PMPORT WIEDERGABE-IRQ FREIGEBEN JSR BFUELL BILDSPEICHER FUELLEN LDA PMCPIX CPU-MODUS AUS LDA #OFFSET BILD-OFFSET RUECKSETZEN STA CCAS ANZEIGE AUFFRISCHEN JSR ANZNEU CLI IRQ FREIGEBEN LAUF ; JSR TASLOW LOW-LEVEL-TASTATURFUNKTIONEN AUSFUEHREN CMP #36 REC ? LAUF1 BNE ; RECORD-FUNKTION LDA #0100000B TRB ANZLED1

	JSR	ANZNEU	REC-LED EINSCHALTEN		
	STZ	PMCAS	AUFNAHME VORBEREITEN		
	LDA	IBUFB			
	STA	PMRAS	BILD-# ANWAEHLEN		
	LDA	#20/2			
	STA	PMROW1	ZEILE SETZEN		
	LDA	#0100000B			
	STA	PMPORT	AUFNAHME-IRQ FREIGEBEN		
	STA	PMREC	REC-MODUS EIN		
	LDA	#1			
	STA	VMODE	VIDEO-MODUS UMSCHALTEN		
LAUF01	;				
	LDA	VMODE	AUFNAHME BEENDET ?		
	BNE	LAUF01	NEIN		
	LDA	#1000000B			
	STA	PMPORT	WIEDERGABE-IRQ FREIGEBEN		
	LDA	PMREC	AUFNAHME-MODUS AUS		
	LDA	#0100000B			
	TSB	ANZLED1			
	JSR	ANZNEU	REC-LED AUSSCHALTEN		
	BRA	LAUF			
LAUF1	;				
	BRA	LAUF			
; #####	; ####################################				

; BILDSPEICHER FUELLEN

BFUELL	;
--------	---

STA PMCPIX CPIX EINSCHALTEN	0	STA	PMCPIX	CPIX	EINSCHALTEN	
-----------------------------	---	-----	--------	------	-------------	--

STTX1 ;

;	ADRESS	SZAEHLER	INITIALISIEREN				
		STZ	PMCAS				
		LDA	DPUT				
		STA	PMRAS	BILD-# ANLEGEN			
		STZ	PMCAS				
		LDA	#ZEILEN/3				
		STA	R1				
S	TTX2	;					
		LDA	#3				
		STA	R2				
S	etx3	;					
;	ZEILE	AUFBAUEN					
		SEC					
		LDA	#ZEILEN+3				
		SBC	R1				
		SBC	R1				
		SBC	R1				
		SBC	R2	ZEILENNUMMER BERECHNEN			
		JSR	MKZEIL	ZEILE BERECHNEN			
;	ZEILE	AUSGEBEN	J				
		LDX	#0	PIXELZAEHLER			
S:	rtx4	;					
		LDA	ZEILE,X				
		STA	PMCRO	CHROMA EINSCHREIBEN			
		EOR	#\$FF				
		STA	PMLUM	LUMINANZ EINSCHREIBEN			
		INX					

	CPX BNE	#PIXEL STTX4	PIXELZAEHLER
	DEC BNE	R2 STTX3	ZEILENZAEHLER L
стт у Б	LDX	#256-(3*PIXEL)	PIXELOFFSET
51185	, STZ STZ DEX	PMCRO PMLUM	DUMMY-DATEN EINSCHREIBEN
	DINE	51175	
	DEC BNE INC LDA	R1 STTX2 DPUT DPUT	ZEILENZAEHLER H
	CMP BNE	#BILDER STTX1	BILDNUMMER
	RTS		ENDE BFUELL
• ETNBLE		AITEBAITEN #######	****
MKZETL	:		
XOFF	FOU	10	HORIZONTALE POSITION DER EINBLENDING
YOFF	EOU	1	DTO VERTIKALE POSITION
1011		± #∩	
	DEO	NK7C	IOFCUEN
		#IOFF+8	
	BEQ	MKZC	LOESCHEN
	CMP	#YOFF	
	BCC	MKZE	UEBER
	CMP	#YOFF+8	
	BCS	MKZE	UNTER
MKI	;		
	SEC		
	SBC	#YOFF	
	STA	R4	ZEILENOFFSET
: 1.7TFF	TER		
,		#T.(ZETLE+XOFF+1)))
	STA	MKCHP	
		#H(ZETLE+VOFE+10))
	STA	MKCHD+1	
	VIEDICD		
	VIERDSK	MIZOII	
	JSK	MKCH	
; 2.2111	'ER		
		#L(ZEILE+XOFF+19	ð)
	STA	MKCHP	
	LDA	#H(ZEILE+XOFF+19	∂
	STA	MKCHP+1	
	LDA	DPUT	
	JSR	BIN2BCD	
	AND	#\$F	
	JSR	MKCH	
; 3.ZIFE	TER		
	LDA	#L(ZEILE+XOFF+30))
	STA	MKCHP	
	LDA	#H(ZEILE+XOFF+30))
	STA	MKCHP+1	

DCMP BIN2BCD LDA JSR VIERLSR JSR MKCH ; 4.ZIFFER #L(ZEILE+XOFF+39) LDA STA MKCHP LDA #H(ZEILE+XOFF+39) STA MKCHP+1 LDA DCMP BIN2BCD JSR AND #\$F JSR MKCH MKZE BRA MKZC ; #0 LDX MKZC1 ; LDA DPUT ZWEIASL IF STEH #0 LDA ENDIF STA ZEILE, X HINTERGRUND-HELLIGKEIT INX CPX #PIXEL BNE MKZC1 MKZE BRA MKZE ; RTS MKCH ; DREIASL * 8 CLC ADC R4 TAX CHSET,X PIXELMUSTER LDA STA R5 LDY #8 MKCH1 ; T.DA #0 ROR R5 SBC #0 IF .NOT.STEH EOR DPUT ; ENDIF STA (MKCHP),Y DEY BNE MKCH1 RTS RSEG STARTZ ZEROPAGE RO DS 1 DS R1 1 R2 DS 1 DS 1 R3

R4	DS	1	
R5	DS	1	
R6	DS	1	
R7	DS	1	8 UNIVERSALREGISTER
MKCHP	DS	2	2 BYTE PTR FUER MKZEIL
	RSEG	STARTI	D RAM
ZEILE	DS	80	80 BYTE ZEILENSPEICHER
DPUT	DS	1	
DGET	DS	1	
DCMP	DS	1	
VMODE	DS	1	VIDEO-MODUS
;			0 = WIEDERGABE
;			1 = AUFNAHME
; INTER	RUPT-VE	KTOREN ‡	╘╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫╫
	RSEG	VEKT	
	DW	NMIA	

DW END STTA

IRQA

DW

E-9

E.3. Interrupt-Behandlung (IRQ.S) ;// freitag, 23.februar 1990 19.51 uhr ; ; DATEI IRQ.S ; PROJEKT EDDI3 ADRE GLOBAL RSEG IRQ IROA ; PHA PHX PHY PMPORT LDA #\$80 AND BEO IROB IRQA1 ; STA PMIRES IRQ RUECKSETZEN LDA CCAS STA PMCAS CAS SETZEN LDA CRAS STA RAS SETZEN PMRAS LDA CRW1 STA PMROW1 ROW SETZEN BRA ENDE WIEDERGABE - V-PULS - INTERRUPT IRQE IRQB ; LDA PMPORT AND #\$40 BEQ IRQC IROA2 ; STA IRQ RUECKSETZEN PMIRES STZ VMODE AUFNAHME-MODUS BEENDEN ENDE AUFNAHME - V-PULS - INTERRUPT BRA IROE IROC ; #\$80 LDA STA IO3I 103-INTERRUPTS LOESCHEN IRQE ; PLY PLX PLA RTI NMIA ; RTI RSEG IROZ RSEG IROD END

FH Köln, Fachbereich 20, Labor `Technik der DV-Anlagen' – Diplomarbeit J.Loh: Digitaler Bildspeicher

E.4. Tastatur- und Anzeigesteuerung (TAST.S) ;// dienstag, 20.februar 1990 16.23 uhr ; ; DATEI TAST.S ; PROJEKT EDDI3 ADRE GLOBAL RSEG TAST ANZNEU ; #0 LDX IBUFB LDA EINGABEBUFFER JSR ANZNU -> 'FRAMES' #2 LDX LDA CRW1 EINBLENDZEILE CLC #-UPOFF/2 ADC ANZNU JSR -> 'SECONDS' LDX #4 LDA CCAS BILDVERSATZ CLC ADC #-OFFSET JSR ANZNU -> 'MINUTES' LDX #6 CRAS BILDNUMMER LDA ANZNU -> 'HOURS' JSR LDA #\$FF ANZLED1 STATUS-LED'S LADEN LDA STA ANRE+16 -> LED'S JSR ANZR ANZEIGEREGISTER DARSTELLEN RTS ANZNU ; BIN2BCD ZAHL IN BCD KONVERTIEREN JSR TAY UND ZWISCHENSPEICHERN AND #\$0F LOW-BYTE MASKIEREN #\$10 ORA ZUGEHOERIGE LED LOESCHEN ANRE, X SPEICHERN INS ANZEIGEREGISTER STA ALTEN WERT WIEDERHOLEN TYA VIERLSR HIGH-BYTE MASKIEREN ORA #\$10 ZUGEHOERIGE LED LOESCHEN STA ANRE+1,XSPEICHERN INS ANZEIGEREGISTER RTS TASLOW ;

JSR CONIN TASTATURWERT EINLESEN STA TASBUF TASTE GEDRUECKT ? CMP #-1 BEQ_L TASLE NEIN: FERTIG CMP #10 TASTE 0..9 ? BCS TASL1 NEIN TAX TASTE MERKEN IBUFT LDA LOW-BYTE STA IBUFT+1 STX IBUFT IBUFT+1 SPEICHERN IN HIGH-BYTE NEUES LOW-BYTE UMWANDELN IN BINAERZAHL

;

	LDA	IBUFT+1	HIGH-BY	TE	
	ASL	A		* 2	2
	STA	IBUFB	* 0	ZWIS	CHENERGEBNIS
	ZWEIASL	םיםו זם ד	^ 8	* ·	10
		TRUFT		ושרוואש	CFBNIS
	STA	TBUFB		AB:	SPETCHERN
	BRA	TASLA		1	
TASL1	;				
	CMP	#24		CRAS	+ ?
	BNE	TASL2			
	JSR	ICRAS		CRAS	ERHOEHEN
0	BRA	TASLA			
TASL2	;	100			
	CMP	#Z3 TACT 2		CRAS	SET ?
	BNE	IASL3			
		TDULD			
	STA	CRAS		CBAS	SETZEN
	BRA	TASLA		01770	
TASL3	;				
	CMP	#22		CRAS	- ?
	BNE	TASL4			
	JSR	DCRAS		CRAS	ERNIEDRIGEN
	BRA	TASLA			
TASL4	;			~~~~~	
	CMP	#27 TRACE		CCAS	+ ?
	BNE	TASL5			
	JSK DDN	TACIA		CCAS	ERHOEHEN
TASI.5	•	IAJLA			
1110110	, CMP	#26		CCAS	SET ?
	BNE	TASL6		0.01.10	
	LDA	IBUFB			
	CLC				
	ADC	#OFFSET			
	JSR	CCCAS			
	STA	CCAS		CCAS	SETZEN
TTA OT C	BRA	TASLA			
IASLO	; CMD	#25		CCAC	_ 2
	BNE	TASI.7		CCAD	÷
	JSR	DCCAS		CCAS	ERNIEDRIGEN
	BRA	TASLA			
TASL7	;				
	CMP	#30		CRW1	+ ?
	BNE	TASL8			
	JSR	ICRW1		CRW1	ERHOEHEN
0	BRA	TASLA			
TASL8	;			ODI 11	
		#Z9		CRWI	SET ?
	BNE	IASL9			
		TDALR			
	ADC	#UPOFF / 2	2		
	JSR	CCROW	_		
	STA	CRW1		CRW1	SETZEN
	BRA	TASLA			
TASL9	;				
	CMP	#28		CCW1	- ?
	BNE	TASL10			

4 0	JSR BRA	DCRW1 TASLA	CRW1 ERNIEDRIGEN
TASL10	; BRA	TASLE	KEINE LOW-LEVEL FUNKTION
TASLA	; JSR JSR	ANZNEU WTLAUF	ANZEIGE AUFFRISCHEN WARTEN
TASLE	; LDA RTS	TASBUF	TASTATURCODE RESTAURIEREN ENDE TASLOW
; ZEICH	EN VON TA	ASTATUR EINLESEN	****
CONIN	; PHX PHY JSR BEQ LDA BBA	TASIA CI1 #-1 CIF	TASTE GEDRUECKT! RUCKGABEWERT FUER 'KEINE TASTE GEDRUECKT'
CI1	; LDX	#0	
CI2	; LDY BEQ CMP BNE LDA BRA	CITAB,X TABELLER CI5 CITAB,X TASTENWE CI3 CITAB+1,X CIE	NENDE ERREICHT ? JA ERT MIT TABELLE UNGLEICH NEUEN TASTENCODE LADEN FERTIG
CI3	; INX INX BRA	CI2	
CIE	; LDA ; PLY PLY	#-1	TASTE NICHT IN TABELLE GEFUNDEN
	RTS		ENDE CONIN
; TASTEI TASIA	NDRUCK EI	RMITTELN	
11 10 117	, JSR BEQ LDA STA LDA	TAAU TIA5 #REPVAL REPCNT #0	TASTATUR ABSCANNEN TASTE GEHALTEN! REPEAT-ZAEHLER LADEN TASTENWERT='KEINE TASTE'
TIA5	; CMP BEQ STA CMP BEQ LDY BRA	TICMP TIA7 TICMP #0 TIA8 #0 TIAE	GLEICHE TASTE GEDRUECKT ? JA! NEUEN VERGLEICHSWERT SPEICHERN TASTE GEDRUECKT ? NEIN Z-FLAG SETZEN: TASTENDRUCK! FERTIG
TIA7	; TAX LDA BNE TXA LDY BRA	REPCNT TIA75 #0 TIAE	TASTENCODE MERKEN REPEAT-ZAEHLER NOCH NICHT ABGELAUFEN TASTENCODE WIEDERHOLEN Z-FLAG SETZEN: TASTENDRUCK! FERTIG

TIA75	;		
	DEC	REPCNT	REPEAT-ZAEHLER WEITERZAEHLEN
	LDY	#-1	Z-FLAG LOESCHEN: KEIN TASTENDRUCK
	BRA	TIAE	FERTIG
ΤΤΑ 8	:		
1 11 10	, T'DA	#_1	7-FLAG LOFSCHEN. KEIN TASTENDRICK
TTAE	•	11 -	
	1 RTS		FNIDE TASTA
	INI D		ENDE TROTA
CTTAD			
CLIAB	;		0
	DB	\$/Β , υ	0
	DB	\$5B,1	
	DB	\$3B,2	2
	DB	\$1B , 3	3
	DB	\$5D,4	4
	DB	\$3D , 5	5
	DB	\$1D , 6	6
	DB	\$5E , 7	7
	DB	\$3E , 8	8
	DB	\$1E,9	9
	DB	\$7E,20	+
	DB	\$7D,21	-
	DB	\$AF,22	F1
	DB	\$8F,23	F2
	DB	\$6F.24	F3
	DB	\$4F,25	F4
	DB	\$2F_26	CONT JAM
	DB	\$0F 27	.TAM
	םם קת	¢01,27 ¢07,20	VIDEO
		¢07 20	
		291,29	
	DB	\$// , 30	USER
	DB	\$57,31	
	DB	\$37,32	30
	DB	\$17,33	24
	DB	\$9E,34	25
	DB	\$9D , 35	PLAY
	DB	\$9B , 36	REC
	DB	0	TABELLENENDE CITAB
	DGEC	ТЛСТ7	
	ROLG		
ᡣ᠇᠋᠆ᡣ᠇	KJLG DC	1 1	
	D2	1	VERGEEICHSWERI FUER TASIA
KEPCNT	DS		REPEAT-ZAEHLER FUER TASIA
TROLL	DS	2	EINGABEBUFFER ALS TASTENWERT
TBUFB	DS	1	DIO. ALS BINAERWERT
TASBUF	DS	1	BUFFER FUER TASLOW
ANZLED1	DS	1	ANZEIGE-LED'S

END

E.5. Unterprogramme (UNTER.S) ;// freitag, 23.februar 1990 19.50 uhr ; ; DATEI UNTER.S ; PROJEKT EDDI3 ADRE GLOBAL RSEG UNTER BIN2BCD ; PHX #-1 LDX B2D1 ; INX SEC #10 SBC BCS B2D1 CLC #10 B2DSTO ADC STA TXA * 16 VIERASL ADC B2DSTO PLX RTS ENDE BIN2BCD INCCAS ; А INC CMP #PIXEL+OFFSET+1 BMI INCCE LDA #OFFSET ZAEHLER STARTEN INCCE ; RTS DECCAS ; DEC А CMP #OFFSET DECCE BPL LDA #PIXEL+OFFSET DECCE ; RTS INCRAS ; INC А #BILDER-4 CMP INCRE BCC #0 LDA INCRE ; RTS DECRAS ; А DEC #BILDER-4 CMP

FH Köln, Fachbereich 20, Labor `Technik der DV-Anlagen' – Diplomarbeit J.Loh: Digitaler Bildspeicher

BCC DECRE LDA #BILDER-5 DECRE ; RTS INCROW ; INC А CMP #(312-ZEILEN-LPOFF)/2+1 BCC INCWE LDA #UPOFF/2 INCWE ; RTS DECROW ; DEC А #UPOFF/2 CMP DECWE BCS LDA #(312-ZEILEN-LPOFF)/2 DECWE ; RTS ICCAS ; CCAS LDA CAS-ZAEHLER LADEN JSR INCCAS ERHOEHEN STA CCAS UND ABSPEICHERN #OFFSET CAS-GRENZE ERREICHT ? CMP BNE TCRE NETN CRAS INCRAS CRAS LDA RAS-ZAEHLER LADEN ERHOEHEN JSR UND ABSPEICHERN STA TCRE ; RTS DCCAS ; CAS-ZAEHLER LADEN LDA CCAS JSR DECCAS ERNIEDRIGEN CCAS STA UND ABSPEICHERN CMP #PIXEL+OFFSET CAS-GRENZE ERREICHT ? BNE DCRE NEIN LDA CRAS JSR DECRAS STA CRAS RAS-ZAEHLER LADEN ERNIEDRIGEN UND ABSPEICHERN DCRE ; RTS ICRAS ; LDA CRAS RAS-ZAEHLER LADEN INCRAS JSR ERHOEHEN STA CRAS UND ABSPEICHERN RTS ; DCRAS RAS-ZAEHLER LADEN LDA CRAS DECRAS JSR ERNTEDRIGEN STA CRAS UND ABSPEICHERN

RTS

; CRW1	ERHOEHEN	################	*****
TCIMI	, LDA	CRW1	ROW-ZAEHLER LADEN
	JSR STA	CRW1	ERHOLHEN IND ABSPETCHERN
	RTS	CIWI	
; CRW1 DCRW1	ERNIEDRIG	GEN ###########	****
	LDA	CRW1	ROW-ZAEHLER LADEN
	JSR	DECROW	ERNIEDRIGEN
	RTS	CRWI	UND ABSPEICHERN
; CAS-E	BEREICHSAE	3FRAGE #########	****
CCCAS	; CMP	#PIXEL+OFFSET+1	OBERE GRENZE UEBERSCHRITTEN ?
	BMI	CCC1	
	LDA	#PIXEL+OFFSET	
CCC1	BRA :	CCCE	
0001	CMP	#OFFSET UNTERE	GRENZE UEBERSCHRITTEN ?
	BPL	CCCE	
CCCF	LDA •	#OFFSET	
CCCL	, RTS		
; RAS-E	BEREICHSAE	3FRAGE #########	****
CCRAS			OFFE OFNIGE INFERCUTTTEN 2
	BCC	CCRE	ODENE GNENZE OEDEROCHNITTEN :
	LDA	#BILDER-5	
CCRE	; rts		
; ROW-E	BEREICHSAN	3FRAGE #########	*****
CCROW	; CMP	#(312-ZEILEN-LP	OFF)/2+1 OBERE GRENZE UEBERSCHRITTEN ?
	LDA LDA	# (312 - 7ETLEN - LP)	OFF) /2
	BRA	CCWE	
CCW1	;		
	CMP BCS	#UPOPP/ZUNTERE	GRENZE UEBERSCHRITTEN ?
	LDA	#UPOFF/2	
CCWE	;		
	RTS		
	RTS		
; UPLOA XILUP	D XILINX-	-KONFIGURATION #1	****
	LDY	#H(XILINXL)	LAENGE XILINX-DATEN (MSB)
	LDX bfo	#L(X1LINXĹ) XTUIRO	" " (LSB)
	INY	VITIOL 0	BYTEZAEHLER KORRIGIEREN
XILUP0	;		
	LDA STA	#L(XILINXS) R0	ADRESSE DER XILINX-DATEN (LSB)

	LDA STA	#H(XILINXS) R1	"			"	(MSB)	
XILUP1	; LDA STA INC BNE INC	(RO) PMCF RO XILUP2 R1	XILINX- UND I ADRESSE ADRESSE	-BYTE I INS KON E ERHOE E ERHOE	LADEN IFIGU CHEN CHEN	RATIONSF (LSB) (MSB)	REGISTER SPEICHE	RN
XILUP2	; PHA PLA PHA PLA		ETWAS W	VARTEN				
	DEX BNE	XTLUP1	BYTE-ZA	EHLER	(LSB	5)		
	DEY BNE RTS	XILUP1	BYTE-ZA	EHLER	(MSB	5)		
; WARTES WAIT	SCHLEIFE ; PHX PHY	(LANG) #########	*######	######	####	#######	################	
	LDX LDY	#0 #0						
WT1	; DEX BNE DEY BNE DEC BNE PLY PLX RTS	WT1 A WT1						
; WARTE: WTLAUF	SCHLEIFE ; PHX PHY	FUER LAUF-ROUTIN	JE (HAUP	TPROGR	AMM)	#######	#################	
WTL1	LDX LDY ; DEX	#0 #WTVAL						
	BNE DEY	WTL1						
	BNE PLY PLX RTS	WTL1						
; ZEICH	ENSATZ ZU	UR DARSTELLUNG IM	1 BILDSP	EICHER	###	########	#################	
	, DB DB DB DB	00111000B 01000100B 01001100B 01010100B	0					

DB

DB

DB

01100100B

01000100B

00111000B

DB	0000000B	
DB DB DB DB DB DB DB DB	00010000B 00110000B 00010000B 00010000B 00010000B 00010000B 01111100B 00000000	1
DB DB DB DB DB DB DB DB DB	00111000B 01000100B 0000100B 0001000B 00010000B 0010000B 01111100B 00000000	2
DB DB DB DB DB DB DB DB DB	00111000B 01000100B 0000100B 0000100B 00000100B 01000100	3
DB DB DB DB DB DB DB DB	00001000B 00011000B 0101000B 01001000B 01111100B 00001000B 00011100B 00000000	4
DB DB DB DB DB DB DB DB	01111100B 0100000B 01111000B 00000100B 00000100B 01000100	5
DB DB DB DB DB DB DB DB	00111000B 01000100B 01000000B 01111000B 01000100	6
DB DB DB DB DB	01111100B 01000100B 00000100B 00001000B 00010000B	7

DB DB DB	00100000B 00100000B 00000000B	
DB DB DB DB DB DB DB DB	00111000B 01000100B 01000100B 01000100B 01000100	8
DB DB DB DB DB DB DB DB	00111000B 01000100B 00011100B 00000100B 01000100	9
DB DB DB DB DB DB DB DB	00010000B 00101000B 01000100B 01000100B 01111100B 01000100	A
DB DB DB DB DB DB DB DB	01111000B 01000100B 01000100B 01111000B 01000100	В
DB DB DB DB DB DB DB DB	00111000B 01000100B 01000000B 01000000B 01000000B 01000100	С
DB DB DB DB DB DB DB DB	01111000B 01000100B 01000100B 01000100B 01000100	D
DB DB DB	01111100B 01000000B 01000000B	E

	DB DB DB DB DB DB DB DB DB DB DB DB DB D	01111000B 0100000B 0100000B 0111100B 0000000B 01111100B 0100000B 0100000B 0111100B 0100000B 0100000B 0100000B 0100000B	F
B2DSTO CCAS CRW1 CRAS	RSEG RSEG DS DS DS DS	UNTERZ UNTERD 1 1 1 1	ZERO-PAGE RAM-BEREICH ZWISCHENSPEICHER FUER BIN2BCD CAS-ZAEHLER, 7 BIT + VORZEICHEN ZEILENZAEHLER, 8 BIT RAS-ZAEHLER, 8 BIT

END

E.6. Low-Level Routinen (FREMD.S)

;// dienstag, 27.februar 1990 18.37 uhr ; ; DATEI FREMD.S ; PROJEKT EDDI3 ; HARDWARETREIBER FUER TC12-ANZEIGE/TASTATUR ; (c) ALPERMANN & VELTE GmbH RSEG FREMD ADRE GLOBAL ATINIT ; I/O-BAUSTEIN INITIALISIEREN ; LDA #0100000B STA IO3A STZ IO3P LDA #01111111B IO3E STA IO3I IO3T1CL #80H IO3T2CH STA STZ T2 ANZEIGETAKT LDA STA IO3PA STZ #11100000B LDA STA IO3DA #01100000B LDA STA IO3PB #7FH LDA STA IO3DB LDX #16 LDA #\$10 16-STELLIGE ANZEIGE LEUCHTDIODE AUS; ANZEIGE='0' ; ATI1 ANRE-1,X STA DEX BNE ATI1 LDA #\$FF STA ANRE+16 STATUS-DIODEN AUS JSR ANZR ANZEIGE AUFFRISCHEN LDA #\$FF STA ANZLED1 LED'S LOESCHEN RTS ENDE ATINIT ; INHALT VON ANRE IN ANZEIGE SCHREIBEN ANZR ; #20H ANZRT1 LDA CS IO3PB TSB LDY #40H STY IO3PA LDY #30H STY IO3PB IO3PB TRB IO3PB TSB STA IO3PB

ANZR2	STZ LDX LDY STY TSB INX CPX BNE	IO3PA #0 ANRE,X IO3PB IO3PB #8 ANZR2	WERTE
ANZRT2	STA LDY STY TRB TSB STA STZ	IO3PA #30H IO3PB IO3PB IO3PB IO3PA	MODE, KLEINE ANZEIGE
ANZR3	LDX LDY STY TSB INX CPX BNE LDA STA LDA TSB TRB RTS	#8 ANRE,X IO3PB IO3PB #16 ANZR3 ANRE+16 STATUS IO3PB #80H IO3PA IO3PA	
; TASTA ; ERGEB ; Z-FLA	TUR ABFR NIS IM A G GESETZ'	AGEN ########## KKU I = TASTE WAR GEI	######################################
TAAU	; JSR BEQ STZ RTS	TASI TA10 TSTA+1	TASTE ? VERGLEICHSWERT=0
TA10	STA JSR CMP BNE RTS	TSTA ENTP #OFFH TA20	TASTENWERT SICHERN TASTE O.K. ?
TA20	; LDA CMP BNE RTS	TSTA TSTA+1 TA21	TASTE GEHALTEN ?
TA21	STA	TSTA+1	
TASI	LDX STX LDA AND	#01 IO3PB IO3PA #1FH	ZEILE
	CMP BNE LDX STX	#1PH TASI1 #02 IO3PB	SPALTE ?

	LDA	IO3PA	
	AND	#1FH	
	ORA	#20H	ZEILEN-INDEX
	CMP	#3FH	
	BNE	TASI1	
	LDX	#04	
	STX	IO3PB	
	LDA	IO3PA	
	AND	#1FH	
	ORA	#40H	
	CMP	#5FH	
	BNE	TAST1	
	LDX	#08	
	STX	TO3PB	
		TOSPA	
		#1FU	
		#101 #601	
		#0011 #754	
		#/ГП ТЛСТ1	
	DINE		
		#IUH	
	SIX	IO3PB	
	LDA	103PA	
	AND	#1F.H	
	ORA	#80H	
	CMP	#9FH	
	BNE	TASI1	
	LDX	#20H	
	STX	IO3PB	
	LDA	IO3PA	
	AND	#1FH	
	ORA	#OAOH	
	CMP	#OBFH	
	BNE	TASI1	
	LDY	#OFFH	KEINE TASTE
	RTS		
таст1	UDY	#00	
TITOTT	STV	TO3PB	
	DTC	1001 D	
	INI D		
;ENTPRE	ELLEN		
ENTP	;		
	LDA	#OFFH	
	STA	TSTA+2	
ENTP1	JSR	TASI	
	CMP	TSTA	GLEICHE TASTE ?
	BEQ	ENTP2	
	LDA	#OFFH	
	STA	TSTA+1	
	RTS		
FNITD?	DFC	Τςτλ+2	
	BNF	FNTP1	
	DLC VLT	ποο	
	TTD		
	RSEG	FREMDZ	
	RSEG	FREMDD	
ANRE	DS	17	ANZEIGENSPEICHER
TSTA	DS	3	TASIATUR-FLAGS

Е.7.	Referenztab	elle						
	LINKER V2.6k				DR.	KROHN &	STILLER	1
neno	ry allocation f	or LIN	K.R					
file	START.R IRQ.R UNTER.R TAST.R FREMD.R START.R IRQ.R UNTER.R TAST.R FREMD.R START.R IRQ.R UNTER.R TAST.R	rseg	STARTZ IRQZ UNTERZ TASTZ FREMDZ STARTD IRQD UNTERD TASTD FREMDD START IRQ UNTER TAST	length	000A 0000 0000 0000 0054 0000 0004 0007 0014 0194 003A 018F 0179	at 0000 000A 000A 000A 0254 0254 0254 0258 025F C000 C194 C1CE C35D	to 0009 0253 0257 025E 0272 C193 C1CD C35C C4D5	
	FREMD.R XILINX.R START.R		FREMD XILINX VEKT		0142 2B56 0006	C4D6 C618 FFFA	C617 F16D FFFF	
---- LINKER V2.6k ----- DR. KROHN & STILLER ----- 2 --

ref	eren	cet	able
-----	------	-----	------

file ST	ART.R	rseg	START STARTZ STARTD VEKT		length	0194 000A 0054 0006	at	C000 0000 0200 FFFA	to	C193 0009 0253 FFFF	
RO R5 Startz	0000 0005 0000	R1 R6 VEKT	0001 0006 FFFA	R2 R7 VMODE	0002 0007 0253	2 R 7 S' 3	3 Tart	000: C000	3 0	R4 STARTD	0004 0200
file IR	Q.R	rseg	IRQ IRQZ IRQD		length	003A 0000 0000	at	C194 000A 0254	to	C1CD	
IRQ	C194	IRQA	C194	IRQD	0254	1 I	RQZ	000	A	NMIA	C1CD
file UN	TER.R	rseg	UNTER UNTERZ		length	018F 0000	at	C1CE 000A	to	C35C	
	19 8 - 1961 - 1967 -		UNTERD			0004	•	0254	,c	0257	
BIN2BCD CHSET DCRW1 ICRW1 UNTERZ file TA ANZLED1 TAST file FR	C1CE C2DD C263 C259 000A ST.R 025E C35D EMD.R	CCAS CRAS DECCAS INCCAS WAIT rseg ANZNEU TASTD	0255 0257 C1EF C1E7 C2BC TAST TASTZ TASTD C35D 0258 FREMD	CCCAS CRW1 DECRAS INCRAS WTLAUJ CONIN TASTZ	C261 0256 5 C1F1 5 C1F 7 C2C1 length C44 0007 length	0 C 5 D 7 U 8 X 0179 0000 0007 9 I 4 0142	CRAS CCAS CCAS NTER ILUP at BUFB	C277 C221 C211 C1C1 C299 C35D 000A 0258 0258 0255 C4D6	C T E 3 to C to	CCROW DCRAS ICRAS UNTERD C4D5 025E TASLOW C617	C283 C24F C245 0254 C3A5
THE IN	ALLD . K	Locy	FREMDZ FREMDD		Tongon	0000 0014	u	000A 025F		0272	
ANRE FREMDZ	025F 000A	ANZR TAAU	C518 C576	ATINI	r c4d	6 F	REMD	C4D	6	FREMDD	025F
file XI	LINX.R	rseg	XILINX		length	2B56	at	C618	to	F16D	
XILINX	C618	XILINXE	F16E	XILIN	XL 2B5	6 X	ILINXS	5 C61	8		
startadd	ress: C	000									

High-Speed A/D-D/A Converter

VLSI circuit in CI technology, featuring the following circuits

 a high-speed low-glitch 10-bit D/A converter, designed as an R-2R network with switched current sources a high-speed flash type 8-bit A/D converter

various auxiliary circuits, such as reference voltage sources, preamplifter, input clamping circuit, and feed-in

output amplitier

UVC 3130 has been developed for use in all applications which call for a high-speed A/D-D/A converter. For in-stance, the device can be used to advantage to decode television signals in Pay-IV converters or for D2-MAC con-verters used in direct satellite broadcast. Other promising applications can be seen in industrial electronics, e.g. in conjunction with digital signal processing. Although UVC 3130 was initially designed as high-speed codec for the video-range, it can be used with equal benefits for lower frequencies, even down to zero. To meet different application requirements, the UVC 3130 is classified into four groups with respect to the linearity of the D/4 converter.

Linearity D/A	10 Bit	9 Brt	8 Bit	7 Bit	
Brand	UVC 3130-10	UVC 3130-09	UVC 3130-08	UVC 3130-07	

1. General Information

The above auxiliary circuits contained on-chip provide ver-satile potential applications needing a numburul of strenal components. For example, an impedance converter is con-nected upstream of the A/D converter to provide a high-mr-pedance signal input, in splite of the high input capacitance

of the A/D converter. The reference voltage for the A/D converter is generated on-rotic, but both the ground of that curcuit and the reference voltage are fed to pins, so that an external fuller capacitor may be cornected. Further, the in-tri s equipped with switches which optionally provide operation with keyed champing or park clamping or without 6

Separate clock inputs are provided for the A/D converter and the D/A converter thus enabling the application of time compression procedures. All inputs and outputs are TTL compatible

2. Outline Dimensions and Pin Connections



Fig. 2: UVC 3130 in 40-pin Dil Plastic Package. 20 B 40 according to DIN 41870

Weight approx. 6 g Dimensions in mm



Fig. 1: UVC 3130 block diagram

Also the D/A converter's reference voltage is generated on-chip, and a gated amplifier is arranged at the vubur of the D/A converter so that an external analog signal can be led in instead of the signal delivered by the D/A converter





A/D Converter

0



Fig 3: Timing diagram of the UVC 3130 A/D-D/A Converter Sample

Analog Output

- Aperture delav

- Digital output delay

- Data valid latter sample ()) Transfer time A/D Total transfer time A/D-D/A with common clock input register hold time input register setup time

Output Signal Switchover Input + 5 V Supply D/A Converter Output Amplifier

(Final stage)

+ 5 V Supply Analog Input Amplifier and Voltage

Peak Clamping Enable Input Clock Input A/D Converter

Reference A/D

Clock Input D/A Converter GND D/A Converter and Clock A/D Converter

-5 V Supply A/D Converter analog

+5 V Supply A/D Converter analog GND of Ref. Voltage A/D Converter External Analog Input Digital Ground A/D Converter

F.1. UVC 3130: A/D-D/A-Wandler

Digital Output Bit 5
 Digital Output Bit 5
 Digital Output Bit 4
 Digital Output Bit 3
 Digital Output Bit 1
 Digital Output Bit 1
 Digital Output Bit 1

5 Digrat Input Bit 7
 6 Digrat Input Bit 7
 6 Digrat Input Bit 6
 8 Digrat Input Bit 6
 8 Digrat Input Bit 4
 9 Digrat Input Bit 4
 9 Digrat Input Bit 2
 9 Digrat Input Bit 2
 9 Digrat Input Bit 2
 9 Digrat Input Bit 3
 1 Digrat Input Bit 3
 2 Digrat Input Bit 3
 3 Digrat Input Bit 4
 4 5 V Suppiy 0/A Converter digrat

Digital Output Bit 6

F. Datenblätter

Clamping Level Input R Key Pulse mput 1 Analog Ground A/D Converter B Retence Vottage A/D Converter digital 5 + 5 V Suppit A/D Converter digital Digital Output fin 7 (MSB)

+ 5 V Supply D/A Converter Output Amplifier (Buffer)

Pin Connections

Analog Output D/A Converter --- 5 V Supply D/A Converter analog

Digital Input Bit 9 (MSB)

Analog Input A/D Converter

UVC 3130

UVC 3130

UVC 3130

teristics	
Charac	
Electrical	
ė	

All voltages are referred to pins 16, 24, 35 and 37.

Absolute Maximum Ratings

	Symbol	Value	
ositive Supply Voltage	+ VB	9	
legative Supply Voltage	V _B	6	
nput Voltages Ngital Inputs	>	$-$ 0.5 V to (+ V_B + 0.5 V)	
nalog Input	>	-1.5 V to (+V _B + 0.5 V)	
Output Current Pin 2	lo	± 10	
unbient Operating Temperature Range	T_A	0 to +65	
torage Temperature Range	T _s	40 to + 125	

commended Operating Conditions

	Symbol	Min	Typ.	Max	Unit
Positive Supply Voltage	+ VB	4.75	5	5 25	>
Negative Supply Voltage	V _B	4.75	5	5.25	>
A/D Converter					
Analog Input Voltage	>	0	1	5	>
Input Frequency, Analog Input	f,	ı	I	< 1 ^{cl}	1
Clock Amplitude	V	2.4 V	ı	+ VB	1
	V ₁₈₍	0	ł	0.8	>
Clock Frequency	f ₁₆	0	ı	30	MHz
Clock High Time (see Fig. 3)	Ţ	10	ı	.1	su
Clock Low Time (see Fig. 3)	لي	23	1	1	su
Clamping Level	V22	ī	ı	+ 2	>
Key Pulse	V _{23H}	2.4 V	I	+ 8	1
	V231.	0	I	0.8	>
Activation of Peak Clamping	Resistor of	20 to 60 kΩ	from Pin 20 to	0 +5 V	
D/A Converter					
Clock Amplitude	V _{15H}	2.4 V	I	+ V ₈	ī
	V _{15L}	0	I	0.8 D	>
Clock Frequency	f ₁₅	0	ı	30	MHz
Digital Input Voltages	-H >	2.4 V	I	+ 2	I
	۷ıL	0	I	0.8	>
Analog Input Voltage at pin 38	V ₃₆	-	L	۳ +	>
Control Voltage for the Output Gate Amplifier Input Signal from Pin 21 at the Output Pin 2	Vac	0	I	8.0	>
Input Signal from Pin 38 at the Output Pin 2	V ₂₀	2 V	ı	+ 2	

	Symbol	Min.	Typ.	Max	Unit
Current Constantion	_			150	٩w
	- 1 ₈	I	1	150	A H
Power Dissipation	P ₁₀₁	I	ı	1.5	≩
Total Transfer Time A/D-D/A ((6) in Fig. 3)	tiot	1	see Fig. 3	ı	1
A/D Converter					
Input Current Pin 21	1	ı	-	ı	Ч
Input Impedance Pin 21					
at f = 1 kHz	7	ı	20	1	GM
at f = 1 MHz at f = 10 MHz	ų ų		04 4		ğğ
Input Capacitance Pin 21	บั	I	4	ı	ЪF
3 dB Bandwidth of the Input Amplifier	I	ī	30	ī	MHz
Clamping Active at	V23	2.4		ı	>
ON Resistance of the Clamping Switch Between Pins 21 and 22	Ron	ı	300	¢	G
Input Current of the Clamping Level Input 22	1 ₂₂	ı	200	ı	Αų
Aperture Delay (2 in Fig. 3)	lsd	ı	I	10	SU
Digital Output Delay (3) in Fig. 3)	1 _{dv}	ı.	18	ļ	ns
Transfer Time (5 in Fig. 3)	t _{tr}	ı	one Clock Perio	ı q	ı
Differential Non-Linearity	T,	1	± 1/2 LSB	ı	ı
Absolute Non-Linearity	I	ı	-	I	%
Number of Bits	1	ı	8	ı	I
Code of the Digital Output Signals	ļ	ı	binary	ı	1
Output Signal					
at v21 == 0 v	1			2	1
at V ₂₁ == V _{ref}	1		1111111	-	1
Internal Reference Voltage, accessible from outside	V25	ı	5.0	i.	>
D/A Converter					
Input Register Hold Time (① in Fig. 3)	ч ^и .	7.5	1	ī	su
Input Register Setup Time (1 2 2	10	I	ļ	SU
Differential Non-Linearity (referred to 10 bit)					
UVC 3130-10	Ľ	1	± 1/2 LSB	ı	1
UVC 3130-09	Ľ	ï	±1LSB	ı	1
UVC 3130-08	Ľ	ı	±2LSB	ı	I
UVC 3130-07	L	ı	±4 LSB	,	1
Absolute Non-Linearity	1	ī	-	,	%
Number of Bits	1	т	10	ı	1
Code of the Digital Input Signal	1	ı	binary	ı	1
Output Signal with 0 0 0 0 0 0 0 0 0 0 at the Invite	>	ı	c	,	>
with 1 1 1 1 1 1 1 1 1 at the Inputs	`>	I		1	>
Output Impedance Pin 2	Zo	ı	15	1	. c
Input Current Pin 38)	I	-	,	A.
Internal Reference Voltane	- >		- c	1	1 >
ווופווופן טביביבייהב גמויפלב	Vret	1	×	ı	>

UVC 3130			UVC 3130
4. Pin Circuits	A 5.	5. Pin Descriptions	Pin 25 – Reference Voltage A/D Converter
The following figures schematically show the circuitry at the various pins $\ \times\ =\ protection$ diode		Pin 1 – +5 V Supply D/A Converter Output Amplitier By this pin, the buffer stage of the D/A converter's analog output ampliter is powered	This prin whose diagram is shown in Fig. 9, is intended for connecting a decoupling capacitor to the A/D converter's reference voltage, the other end of this capacitor to pin 37
* *		Pin 2 – Analog Output D/A Converter This pin whose dagram is shown in Fig. 4, is the output for	Pin 26 - +5 V Supply A/D Converter Digital This pin is the positive supply pin for the digital part of the A/D converter
		converter or from the external analog input pin 38.	Pins 27 to 34 – Digital Outputs Bit 7 to Bit 0 Fig. 10 shows the diagram of these outputs which supply the diatediated sector second is presented by a code
Fig. 4: Pm 2, Output	Pin 21, input	Fin 3 5 V Supply U/A Converter Analog This pin gets the negative supply for the analog part of the D/A converter	rive organized analog signar in paramet o-on code Pin 35 – Digital Ground A/D Converter This onn is the cround connection for the circulal next of the
		Pins 4 to 13 – Digital inputs Bit 9 to Bit 0 The dagram of these pins is shown in Fig 5. They are the inputs of the DIA converter. Not-used inputs should be connected in ground	AD converter AD converter Pin 36 - 45 V Supply A/D Converter Analog This pin is the positive supply pin for the analog part of the
		Prn 14 - +5 V Supply D/A Converter Digital This pin gets the positive supply for the digital part of the D/A converter	AUD converter. Pin 37 – Ground of Reference Voltage A/D Converter of this pin must be connected the ground end of the de- coupling capacitor which is at inn 25.
↓ 		Pin 15 – Clock input D/A Converter This pin whose diagram is shown in Fig. 5 must be supplied with the clock signal for the D/A converter	Prn 38 - External Analog Input The dagram of this input is shown in Fig 11 Pin 38 serves
Fig. 5: Pins 4 to 13 and 15, inputs	Fig. 9: Pin 25. Reference Voltage Prin	Pin 16 – GND D/A Converter and Clock A/D Converter This pin serves as ground pin for the D/A converter and for the clock of the A/D converter	For recently an external analog signal into the output amplitue of the UVC 3130 instead of the D/A-converted signal ori- gnating from pins 4 to 13
>		Pin 17 – 5 V Supply A/D Converter Analog Pin 17 – 5 V Supply A/D Converter Analog A/D converter	Pm 39 - Output Signal Switchover Input This pin whose clagram is shown in Fig 6. is intended for enabling the external analog signal fed to pin 38
		Pin 18 – Clock input A/D Converter The diagram of this pin is shown in Fig. 6. Pin 18 is supplied with the clock of the A/D converter.	Prime S vuppy UA Converter Output Ampliter By this prin, the final (power) stage of the D/A converter's analog output amplifier is powered
		Pin 19 - +5 V Supply Analog Input Amplifier and Voltage Retence AID Via this pin the analog input amplifier and the voltage refer- ence of the AID convertient are powered.	
Fig. 6: Pins 18, 23 and 39, Inputs	Fig. 10: Pins 27 to 34. Outputs	Pin 20 - Peak Clamping Enable Input Via pin 20 whose diagram is shown in Fig. 7, the peak clamping facility can be enabled.	
		Pin 21 – Analog Input A/D Converter Fig. 8 is the diagram of this input. To pin 21 the analog sig- nal to be converted into digital is applied.	
22 ¥ 5 ¥		Pin 22 – Clamping Level Input Via this pin whose diagram is shown in Fig. 7, the input of the A/D converter is supplied with the desired clamping le- vel.	
		Pin 23 - Key Pulse Input Fig. 6 is the diagram of this input. Pin 23 must be supplied with the key pulse if keyed clamping is required.	
Flg. 7: Pins 20 and 22, inputs	Fig. 11: Pm 38. input	Pin 24 – Analog Ground A/D Converter This pin serves as ground pin for the analog part of the A/D converter. It must be connected with pin 37 as short as possible.	





F.2. XILINX XC3000-Serie, Zeitverhalten

Entnommen aus [3]



Examples of Primary Block Speed Factors.

Actual timing is a function of various block factors combined with routing factors. Overall performance can be evaluated with the XACT timing calculator or by an optional simulation.



XC3000 Logic Cell Array Family

CLB SWITCHING CHARACTERISTIC GUIDELINES



BUFFER (Internal) SWITCHING CHARACTERISTIC GUIDELINES

	Speed Grade	-{	50	-7	0	-1	00	Units
Description	Symbol	Min	Max	Min	Мах	Min	Мах	
Global and Alternate Clock Distribution** Either: Normal IOB input pad to clock buffer input Or: Fast (CMOS only) input pad to clock buffer input Plus: Clock buffer input to any clock k	TPID TPIDC		9 5 9		6 3 6		4 2 5	ns ns ns
TBUF driving a Horizontal Longline (L.L.)** I to L.L. while T is Low (buffer active) T↓ to L.L. active and valid T↑ to L.L. (inactive) with single pull-up resistor with pair of pull-up resistors	Tid Ton Tpus Tpuf		8 15 34 17		5 9 22 11		4 7 14 7	ns ns ns ns
BIDI Bi-directional buffer delay			6		4		3	ns

** Timing is based on the XC3020, for other devices see XACT timing calculator.

XILINX

CLB SWITCHING CHARACTERISTIC GUIDELINES (Continued)

esting of the switching characteristic guidelines is modeled after testing specified by MIL-M-38510/605. Devices are 100% unctionally tested. Benchmark timing patterns are used to provide correlation to the switching characteristic guideline values. Actual worst-case timing is provided by the XACT Timing calculator or Simulation modeling.

L	Spe	ed Grade	{	50	-7	70	-1	00	Units
Description	S	Symbol	Min	Мах	Min	Max	Min	Max	
Combinatorial Delay Logic Variables a, b, c, d, e, to outputs x, y	1	TILO		14		9		7	ns
Sequential delay Clock k to outputs x, y Clock k to outputs x,y when Q is returned through function generators F or G to drive x, y	8	Тско		12 23		8 15		7 12	ns ns
Set-up time before clock KLogic Variablesa, b, c, d, eData IndiEnable ClockecReset Direct inactiverd	2 4 6	Тіск Тоіск Тесск	12 8 10 2		8 5 7 1		7 4 5 1		ns ns ns
Hold Time after clock kLogic Variablesa, b, c, d, eData IndiEnable Clockec	3 5 7	Тскі Тскоі Тскес	0 6 0		0 4 0		0 2 0		ns ns ns
Clock Clock High time* Clock Low time* Max. flip-flop toggle rate*	11 12	Тсн Тсі Гсік	9 9 50		7 7 70		5 5 100		ns ns MHz
Reset Direct (rd) rd width delay from rd to outputs x, y	13 9	Trpw Trio	12	12	8	8	7	7	ns ns
Master Reset (MR) MR width delay from MR to outputs x, y		Tmrw Tmrq	38	30	25	20	21	17	ns ns

* These timing limits are based on calculations.

.Jote: The CLB K to Q output delay (TCKO, #8) of any CLB, plus the shortest possible interconnect delay, is always longer than the Data In hold time requirement (TCKDI, #5) of any CLB on the same die.

4

XC3000 Logic Cell Array Family



XILINX

IOB SWITCHING CHARACTERISTIC GUIDELINES (Continued)

Testing of the switching characteristic guidelines is modeled after testing specified by MIL-M-38510/605. Devices are 100% functionally tested. Benchmark timing patterns are used to provide correlation to the switching charcteristic guideline values. Actual worst-case timing is provided by the XACT Timing calculator or Simulation modeling.

			-	50	-	70	-1	00	Units
Description	5	Symbol	Min	Мах	Min	Мах	Min	Мах	1
Propagation Delays (Input) Pad to Direct In (i) Pad to Registered In (q) with latch transparent Clock (ik) to Registered In (q)	3 4	Трір Тртд Тікві		9 34 11		6 21 7		4 17 6	ns ns ns
Set-up Time (Input) Pad to Clock (ik) set-up time	1	Тріск	30		20		17		ns
Propagation Delays (Output) Clock (ok) to Pad (fast) same (slew rate limited) Output (o) to Pad (fast) same (slew-rate limited) Three-state to Pad begin hi-Z (fast) same (slew-rate limited) Three state to Pad active and valid (fast) same (slew -rate limited)	7 7 10 10 9 9 8 8	Tokpo Tokpo Topf Tops Ttshz Ttshz Ttshz Ttson Ttson		18 43 15 40 12 37 20 45		13 33 9 29 8 28 14 34		10 27 6 23 8 25 12 29	ns ns ns ns ns ns ns
Set-up and Hold Times (Output) Output (o) to clock (ok) set-up time Output (o) to clock (ok) hold time	5 6	Тоок Токо	15 0		10 0		9 0		ns ns
Clock Clock High time Clock Low time Max. flip-flop toggle rate	11 12	Тсн Тсі Ғсік	9 9 50		7 7 70		5 5 100		ns ns MHz
Master Reset Delays RESET Pad to Registered In (q) RESET Pad to output pad	13 15	Trri Trpo		35 50		23 33		20 28	ns ns

Notes: 1. Timing is measured at pin threshold, with 50 pF external capacitive loads (incl. test fixture). Typical fast mode output rise/fall times are 2 ns and will increase approximately 2%/pF of additional load. Typical slew rate limited output rise/fall times are approximately 4 times longer. A maximum total external capacitive load for simultaneous fast mode switching in the same direction

is 500 pF per power/ground pin pair. For slew-rate limited outputs this total is 4 times larger.

2. Voltage levels of unused (bonded and unbonded) pads must be valid logic levels. Each can be configured with the internal pull-up resistor or alternatively configured as a driven output or driven from an external source.

3. Input pad set-up time is specified with respect to the internal clock (.ik) In order to calculate system set-up time, subtract clock delay (pad to ik) from the input pad set-up time value. Input pad holdtime with respect to the internal clock (ik) is negative. This means that pad level changes immediately before the internal clock edge (ik) will not be recognized. For a more detailed description see the discussion on "LCA Performance" in the Applications chapter (6-14 to 18).



F.3. uPD424256-12, 256K*4 Bit D-RAM

Entnommen aus [6]

IPD424256C/LA						NEC	NEC					G	4242	56C/I	1
ABSOLUTE MAXIMUM Ratings	Voltage of Operating	n any pin I temperat	relative t	o GND (ambient		1.0 to + 7.0 V - 0to + 70 °C	AC CHARACTERISTICS TA=0°C to 70°C, VCC=5V±10%	(9							È
	Short circ	suit output	re, tSTG t current	ambient) -		55 to +125°C - 50mA	PARAMETER	-MAS	µP0424256	8 .	D424256 -		N MA		g
		lionpdies				- 1W			NIW	N 02		i 5 09		m/ 20	
							VCC RAS ONLY REFRESH CURRENT	Icc3	-	60		50		40 10/	
							VCC OPERATING CURRENT	loc4		60		50		40 J	
							(PAGE MODE)	000		e0	-	50	-	40 1	V
PARAMETER	SYMBOL	MIN	Ł	MAX	UNITS	TEST CONDITION	VCC CBR REFRESH CURHENI RANDOM READ OR WRITE	tac 6	170	3	190	3	220	č	60
SUPPLY VOLTAGE	UUN N	4.5	20	4	. ?		CYCLE TIME			_	-	-	-	-	
	3	2	5	0.0	>		READ WRITE CYCLE TIME	tRWC	240	_	265	-	305	e	60
HIGH LEVEL INPUT VOLTAGE	HIN	2.4		5.5	>	REFERENCED	FAST PAGE MODE CYCLE TIME	tPC	60		70		85	-	
						TO GND	ACCESS TIME FROM RAS	tRAC		80		100	-	20	\$
LOW LEVEL INPUT VOLTAGE	۲IL	-1.0		0.8	>		ACCESS TIME FROM CAS	tCAC		20	_	25	-	8	\$
STANDBY CURRENT	ICC2			3.0	Am	RAS - 75 - VIL	ACCESS TIME FROM COLUMN	taa		45		55		65 n	s
							ADDRESS					_	-		Τ
				1.0	۳A	RAS=CAS =VCC-0.2 V	ACCESS TIME FROM CAS PRECHARGE	tACP		55		65		08	ຮ
INPUT LEAKAGE CURRENT	۱۱(L)	-10		10	ЧЧ		OUTPUT BUFFER TURN-OFF DELAY	tOFF	0	20	0	25	0	30	s
OUTPUT LEAKAGE CURRENT	ło(L)	-10		10	Ч		TRANSITION TIME	F	e	50	e	50	0	202	22
OUTPUT LOW VOLTAGE	VOL	0		0.4	>	01-10m	RAS PRECHARGE TIME	tap	8		80		6	-	ę
							RAS PULSE WIDTH	tRAS	80	10000	100 1	0000	120 10	8	ŝ
OUITUI HIGH VOLIAGE	НОЛ	2.4		2 2 2		IOH=-5mA	RAS HOLD TIME	tRSH	20		20		25	_	23
							CAS PULSE WIDTH	tCAS	20	10000	20 1	0000	25 10	8	ŝ
CAPACITANCE							CAS HOLD TIME	tCSH	80		<u>1</u> 0		120		2
	PARAME	TER		SYN	BOL M.	AX UNITS	RAS TO CAS DELAY TIME	thrcd	25	8	25	75	25	8	ŝ
							RAS TO COLUMN ADDRESS	tRAD	20	35	20	45	20	55	5
	AUURES	0			Ci1	6 pF	DELAY TIME						-		
	RAS, CAS	S. WE. DE	_		ç		CAS TO RAS PRECHARGE TIME	tCRP	10		2	-	10	-+	2
					210	o Pr	CAS PRECHARGE TIME	ţ	10		10		15	+	ŝ
	INPUT/OL	TUTIC			CD	7 pF	ROW ADDRESS SET-UP TIME	tASR	0		0		0	+	ŝ
							ROW ADDRESS HOLD TIME	TRAH	15		15		15	+	2
							COLUMN ADDRESS SET-UP TIME	tASC	0	20	0	8	0	35	ŝ

FH Köln, Fachbereich 20, Labor `Technik der DV-Anlagen' - Diplomarbeit J.Loh: Digitaler Bildspeicher

SL

uPD424256C/LA						Z	EC	NEC Indatassecra
AC CHARACTERISTICS (TA=0℃ to 70℃, VCC=5V±10'	(%							
DARAMETER	SYM-	µP0424256	=	P0424256-10	JuPD42	2256 - 12		SYdi
	BOL	MIN	AX AX	AIN MAX	NIW	MAX	SUND	
COLUMN ADDRESS HOLD TIME	tCAH	20		20	25		Ē	
COLUMN ADDRESS HOLD TIME REFERENCED TO RAS	tAR	8		20	85	-	ŝ	
COLUMN ADDRESS TO RAS LEAD TIME	tRAL	45		55	65		e	
READ COMMAND SET-UP TIME	tRCS	0	+	0	0		ę	LIASR- HASC - LCAH-
READ COMMAND HOLD TIME REFERENCED TO RAS	tara	10		10	9		٤	AD-MA VIH-700 ROW SOURS ADDRESS
READ COMMAND HOLD TIME	ta CH	0	\vdash	0	•		٤	Tacs
REFERENCED TO CAS								
WRITE COMMAND HOLD TIME	twch	20		20	. 25		82	
WRITE COMMAND HOLD TIME	twcn	60		70	85		ŝ	
HEFERENCED TO RAS			+					
WRITE COMMAND PULSE WIDTH	đМ	20	-	20	25		80	
WRITE COMMAND TO RAS LEAD TIME	tRML	40	+	40	45		SL	
WHITE COMMAND TO CAS LEAD TIME	ť	20	-	20	25		ŝ	IAAC
DATA-IN SET-UP TIME	tDS	0	-	0	0		ŝ	VOH- High Impedance Data OUT
DATA-IN HOLD TIME	ťDH	20	_	20	25		ŝĽ	1/01-1/04 VOL-
DATA-IN HOLD TIME	tDHR	60		70	85		ŝ	warte CYCLE (Early Write)
REFERENCED TO RAS								
WE COMMAND SET-UP TIME	twcs	0		0	0		SU	
CAS TO WE DELAY	tcwb	45		50	60		ŝ	
RAS TO WE DELAY	tRWD	105		130	155		ŝ	
COLUMN ADDRESS TO WE DELAY	tawD	70		85	100		ŝ	
CAS SET-UP TIME FOR CBR REFRESH	tCSR	10		10	10		ŝ	
CAS HOLD TIME FOR CBR REFRESH	tCHR	20		20	25		ŝ	
RAS PRECHARGE CAS HOLD TIME	tapc	0		0	0		ŝ	
REFRESH PERIOD	ther	-	80	8		8	ŝË	VIH-7/7/2 ROW V/7/2 COLUMN V/7/7/1/1/1/1/1/1/1/1/1/1/1/1/1/1/1/1/1/
ACCESS TIME FROM DE	tOEA		20	20		25	SU	A0-A8 VIL -///// ADDRESS -///// ADDRESS - //////////////////////////////////
DATA DELAY TIME	tOED	20		25	30		ŝ	
OE COMMAND HOLD TIME	tOEH	0		0	0		ŝ	
OUTPUT TURN-OFF DELAY TO DE	tOEZ	0	20	0 25	0	30	ŝ	
OE TO RAS INACTIVE SET-UP TIME	tOES	10		10	10		SL	
								HHO .
								OE Don't Care





FH Köln, Fachbereich 20, Labor `Technik der DV-Anlagen' - Diplomarbeit J.Loh: Digitaler Bildspeicher

F.4. Video-Basisnormen der 625-Zeilen-Systeme

Entnommen aus [2]

Auszug aus den Fernsehnormen des CCIR

Weitere Basisdaten für die B/G-Normen (625 Zeilen; nach CCIR-Bericht 624–1)

Videofrequente Basis	normen der 625-			
Zeilen-Systeme [nach CCIR-Bericht 624–1]				
(connice Consultatin International d	es Radiocommuni-			
Parameter Name	Talaas			
Zeilenzahl ie Vollraster Z 625	Toleranz			
Vollrasterfrequenz $f_{\rm v}/2$ 25 Hz				
Halbrasterfrequenz f_V 50 Hz				
Zeilendauer H 64 μ s [*]				
Zeilenfrequenz $f_{\rm H}$ 15625 Hz	SW : ±0,02 % Farbe: +0.0001 %			
Videobandbreite f_{g} s. ^b	- 4100. <u>-</u> 0,000170			
Zeitintervalle im horizontalen				
Austastintervall (vgl. Blia 2–62)	12			
Intervall b (barache Mittalwart)	$12 \mu s \pm 0.3 \mu s$			
Intervall o (verdere Sehuereshelter)	10μs			
Zeilensumehanningende d	$15 \mu s \pm 0.2 \mu s$			
Stein (Fallacit das Karia	<i>ε</i> , / μs ± 0,2 μs			
horizontalen Austastintervalls	0.3 + 0.1 + 0.1			
Idem Zeilensynchronimpuls f	$0.5 \ \mu s \pm 0.1 \ \mu s$			
Zeitinten - He im and L	$0,2 \ \mu s \pm 0,1 \ \mu s$			
Austastintervalle (vgl. Bild 2–62)				
Austastintervall j	25 H + a			
Steig-/Fallzeit der Kanten i				
des vertikalen Austastintervalls	0,3 μs ± 0,1 μs			
Intervall zwischen erster Flanke				
des vertikalen Austastintervalls				
und erster Kante des ersten Au-	2			
Erste Sequenz von Aussleich	3 μs ± 2 μs			
impulsen /	2.5 H			
Vertikale Synchronimpulse m	2.5 H			
Zweite Sequenz von Ausgeichs-	p, r			
impulsen n	2,5 H (
Ausgleichsimpulse p	2,35 μs ± 0,1 μs			
Vertikaler Synchronimpuls q	27,3 μs ^c <i>f</i>			
Intervall zwischen vertikalen	$\overline{0}$			
Synchronisierimpulsen r	4,7 μ s ± 0,2 μ s ^c 1			
Steig-/Fallzeit der Synchron- und	2			
Ausgleichsimpulse s	$0,2 \ \mu s^{c} \pm 0,1 \ \mu s^{c}$ 3			
Frankreich und Osteuropa: Kurzze	ittoleranz 3			

Frankreich und Osteuropa: Kurzzeittoleranz $\pm 0,032 \ \mu s.$

 Normen B und G (Westeuropa und andere Länder, ohne Frankreich und Großbritannien): 5 MHz, übrige Normen s. Tabellen 2-IV und 2-IX.

^c I-Norm: $c: 1,65 \pm 0,032; f: 0,25 \pm 0,05; q: 27,3 \pm 0,1;$ $r: 4,7 \pm 0,1; s: 0,25 \pm 0,05.$

Relativpegel BAS-Signal: 2 Darstel	lungsar	ten :
Austastwert A	30 %	(0)
Weiß (peak white)	100 %	(100)
Synchronwert	0%	(-43)
Differenz zwischen Schwarzwert		
und Austastwert	0; Tole	ranz {+ 5%
Mittleres γ der Wiedergabeseite 2,8 (; Modulation und RE-Kanal	$\gamma_{tot} \cong I, 2$?)
Art und Polarität der Bildmodulatio	n• 450	" negativ
Bild-/Ton-Trägerabstand		5 5 MHz
Breite Übertragungskanal	B: 7: G	· 8 MHz
Bildträger über unterer Kanalgrenze	1	.25 MHz
Breite des Restseitenbandes	0	,75 MHz
Tonmodulation: Art: F 3 (Frequenzm	nodulati	on)
Hub	±	50 KHz
Pre-Emphase		50 µs
Bildträgerleistung		
(Synchronspitze)/Tonträgerleistung		$10/1^{a}$
Ausgestrahltes Signal in % des Spitze	nträgers	
Synchronpegel		100
Austastpegel		$75 \pm 2,5$
Differenz zwischen Schwarz- und		
Austastpegel		0 bis 2
Weißpegel	10	bis 12,5

* Bundesrepublik Deutschland 20:1.

Sendeseitige Vorentzerrung der Grupbenlaufzeit-Charakteristik des Empfängers in µs nach CCIR-Bericht 624-1)

f. in MHz	B/G-Normen		M-Normen
JVideo III IVI IIZ	.Aª	В₽	(Farbsysteme)
0,25		5 ± 0	0 ± 100
1,00	30 ± 50	53 ± 40	0 + 100
2,00	60 ± 50	90 ± 40	0 ± 100
3,00	60 ± 50	75 ± 40	0 + 60
3,75	0 ± 50	0 ± 40	
3,58			-170 ± 30
4,00			-295 + 85
4,43	-170 ± 35	-170 ± 40	
4,80	-260 ± 75	-400 ± 90	

* Niederlande, Spanien.

^b Bundesrepublik Deutschland und andere Länder.



Gestaltung der Austastlücken bei den 625-Zeilen-Systemen. a) horizontale Austastlücke mit Zeilensynchronzeichen, O_H Zeilenbeginn; b), c) vertikale Austastlücke mit entsprechendem Synchronzeichen (beide Halbraster). O_V Beginn des ersten, O'_V Beginn des zweiten Halbrasters.





Gestaltung der Austastlücken bei den 525-Zeilen-Systemen. a) horizontale Austastlücke mit Zeilensynchronzeichen, $O_{\rm H}$ Zeilenbeginn; b), c) vertikale Austastlücke mit entsprechenden Synchronzeichen (beide Halbraster). $O_{\rm V}$ Beginn des ersten, $O'_{\rm V}$ Beginn des zweiten Halbrasters.

G. Literaturverzeichnis

- [1] CCIR Recommendations and Reports of the XIVth Plenary Assembly, Vol. XI (Television). Genf: UIT 1978 (in Englisch, Französisch u. Spanisch)
- [2] Bernath, K.W.: Grundlagen der Fernseh-System- und Schaltungstechnik, Berlin Heidelberg, New York: Springer 1982
- [3] XILINX Inc.: The Programmable Gate Array, Data Book, San Jose: 1989
- [4] Drescher, Prof. T.C.E.; Reckert, Prof.: Vorlesung zum Fach 'Technik der Datenverarbeitungsanlagen'. Fachhochschule Köln, Abt. Gummersbach 1988
- [5] Drescher, Prof. T.C.E.: Vorlesung zum Fach 'Maschinenorientierte Programmiersprachen'. Fachhochschule Köln, Abt. Gummersbach 1988
- [6] NEC Inc.: Memory Products, Data Book, USA: 1987
- [7] ITT Semiconductors: UVC 3130 High-Speed A/D-D/A Converter, Freiburg: 1988
- [8] GTU Microcircuits: 65SCxx Data Book, Tempe, Arizona 1987
- [9] Poenicke, K.: Die schriftliche Arbeit. 2. Auflage Mannheim/Wien/Zürich: Dudenverlag 1989

H. Sachwortverzeichnis

A

A/D- und D/A-Wandlerplatine, A-28 A/D-Wandler (ADC), 4-2 Abkürzungsverzeichnis, 1-1 Ablauf- und D-RAM-Steuerung (CLK2), 4-3 Ablaufsteuerung (CLK2), A-3 Ablaufsteuerung (CLK2/1), A-3 ADC, 4-1, 4-2, A-28 Addierer Nr.1 (ADRE/LOGIC/ADD_1/1), A-14 Addierer Nr.2 (ADRE/LOGIC/ADD_2/1), A-15 Addierer/Subtrahierer, C-16 ADDSUB2: 2-Bit-Addierer/Subtrahierer, C-17 ADDSUB4: 4-Bit-Addierer/Subtrahierer, C-17 ADDSUB8: 8-Bit-Addierer/Subtrahierer, C-18 ADRE, 4-1, 4-11 Adreßmultiplexer, B-6 COL-Adreßerzeugung, B-5 CPU-Modus, B-7 ROW-Adreßerzeugung, B-6 ADRE - Zeitdiagramme, 4-13, B-5 Adressierungsschema, 2-3 Adreßerzeugung (ADRE), A-10 Adreßerzeugung (ADRE/1), A-10 Adreßmultiplexer (ADRE), B-6 Adreßmultiplexer (ADRE/LOGIC/3), 4-13, A-13 Anzeige, A-30 Anzeige/Tastaturplatine, A-30 Anzeigesteuerung, E-11 ANZNEU: Anzeige mit aktuellen Daten füllen, D-5 ANZNU: Binärzahl zweistellig darstellen, D-5 Arbeitsumgebung, 2-1 ATINIT: Anzeige und Tastatur initialisieren, D-5 Auflösung, 2-2 Aufnahmesteuerung, 6-3 Aufnahmesteuerung (CLK2/LOGIC/3), A-6 Aufnahmesteuerung (SYNC/LOGIC/4), 4-19, A-22 Aufnahmesteuerung und Refreshtimer (CLK2/LOGIC/3), 4-8 Ausblick, 7-1 Ausgangssignale, 4-4, 4-11, 4-15, 4-21 Autorouter, 3-2, 6-2B Bedienung, 5-1 Betriebsmodis, 4-1 BFUELL: Bildspeicher mit Testdaten füllen, D-2 BIBL.S, E-1 Bibliothek, E-1 Bibliothek (BIBL.S), E-1 Bildspeicher

Top-Level (EDDI3), A-2 BIN2BCD: Umwandlung Binär -> BCD, D-10 Binärzähler, C-6 Binärzähler modulo 16, C-11 Binärzähler modulo 256, C-14 Binärzähler modulo 4, C-6

Binārzāhler modulo 8, C-8

C16BCPRDX: Ladbarer Zähler modulo 16 Direct Reset, C-13 C16BCPRX: Ladbarer Zähler modulo 16 Synchron Reset, C-12 C16BCRX: Zähler modulo 16 Synchron Reset, C-11 C256BCPRDX: Ladbarer Zähler modulo 256 Direct Reset, C-15 C256BCRX: Zähler modulo 256 Synchron Reset, C-14 C4BCPRDX: Ladbarer Zähler modulo 4 Direct Reset, C-7 C4BCRDX: Zähler modulo 4 Direct Reset, C-6 C4BCRX: Zähler modulo 4 Synchron Reset, C-6 C8BCPR: Ladbarer Zähler modulo 8 Synchron Reset, C-9 C8BCPRDX: Ladbarer Zähler modulo 8 Direct Reset, C-10 C8BCRX: Zähler modulo 8 Synchron Reset, C-8 CAS-Zyklus (CLK2/LOGIC/CASZYK/1), A-8 CAS-Zähler (ADRE/LOGIC/2), A-12 CAS-Zähler (CLK2/LOGIC/2), A-5 CCCAS: COL-Adressen-Bereichsabfrage, D-13 CCRAS: ROW-Adressen-Bereichsabfrage, D-13 CCROW: Zeilennummer-Bereichsabfrage, D-14 CLB, 3-1 CLK2, 4-1, 4-3 CPU-Modus, B-3 Differenzierer, B-2 REC-Modus, B-4 CLK2 RAS/CAS-Erzeugung, B-2 CLK2 - Zeitdiagramme, 4-8, B-2 COL-Adreßerzeugung (ADRE), B-5 COL-Zähler (ADRE/LOGIC/2), 4-12 Composite-Sync, 4-15 Composite-Sync-Erzeugung (SYNC/LOGIC/3), A-21 Configurable Logic Block (CLB), 3-1 CONIN: Tastatur über Tabelle abfragen, D-8 CPU, 4-1, 4-24, A-29 CPU-Modus ADRE, B-7 CLK2, B-3 PROZ, B-10 CSync-Erzeugung (SYNC), B-9 CSync-Erzeugung (SYNC/LOGIC/3), 4-18 D' D/A-Wandler (DAC), 4-24 DAC, 4-1, 4-24, A-28 Daisy Workstation, 3-3 Datenblätter, F-1 Datenbusse, 4-20 Datenfluß- und CPU-Steuerung (PROZ), 4-20 Datenflußsteuerung (PROZ/LOGIC/1), 4-21 Datenmultiplexer (PROZ/LOGIC/2), 4-21, A-26 Datenreduktion, 4-23, 7-1

Datensteuerung (PROZ), A-24 Datenwegesteuerung (PROZ/LOGIC/1), A-25 DCCAS: Versch. der Bilder um ein Pixel nach rechts, D-12 DCRAS: Versch. der Bilder um ein Bild nach rechts, D-12 DCRW1: Versch. der Bilder um eine Zeile nach unten, D-13 DECCAS: COL-Adresse vermindern, D-10 DECRAS: ROW-Adresse vermindern, D-11 DECROW: Zeilennummer vermindern, D-11 Differenzierer (CLK2), B-2 Differenzierer (CLK2/LOGIC/2), A-5 Differenzierer und CAS-Zähler (CLK2/LOGIC/2), 4-7 DRAM, 4-1, 4-23 Dynamischer Speicher (DRAM), 4-23 Eingangssignale, 4-3, 4-11, 4-15, 4-20 Einleitung, 2-1 Einsatzgebiete, 7-1 Entwicklungswerkzeug PC, 3-2 Enwicklungswerkzeug Workstation, 3-3 EPROM, 4-24Erzeugung der D-RAM-Adressen (ADRE), 4-11 Erzeugung der Video-Synchronimpule (SYNC), 4-15 FCRS: Getaktetes RS-Flip-Flop Vorrang Rücksetzen, C-3 FCSR: Getaktetes RS-Flip-Flop Vorrang Setzen, C-3 Flip-Flops, C-3 Flußdiagramme, D-1 Flußdiagramme zu IRQ.S, D-4 Flußdiagramme zu START.S, D-1 Flußdiagramme zu TAST.S, D-5 Flußdiagramme zu UNTER.S, D-10 FREMD.S, E-22 FTCPR: Ladbares Toggle-Flip-Flop Synchron Reset, C-5 FTCPRD: Ladbares Toggle-Flip-Flop Direct Reset, C-5 FTCR: Toggle-Flip-Flop Synchron Reset, C-4 FTCRD: Toggle-Flip-Flop Direct Reset, C-4 H-Puls (SYNC), B-9 HALF ADD: Halbaddierer, C-16 Hauptprogramm, E-5 Hierachie der Schaltpläne, A-1 Hierachischer Schaltplan, 3-3 Horizontalsteuerung (SYNC/LOGIC/1), 4-16, A-19 I/O-Pads, C-16 ICCAS: Versch. der Bilder um ein Pixel nach links, D-12 ICRAS: Versch. der Bilder um ein Bild nach links, D-12 ICRW1: Versch. der Bilder um eine Zeile nach oben, D-13 ILOZ: I/O-Pad mit Input-Latch und Tri-State-Output, C-16 In-Circuit-Emulator, 3-5 INCCAS: COL-Adresse erhöhen, D-10

INCRAS: ROW-Adresse erhöhen, D-11 INCROW: Zeilennummer erhöhen, D-11 Initialisierung, E-5 Initialisierung und Hauptprogramm (START.S), E-5 Input/Output Block (IOB), 3-2 Interrupt-Behandlung, E-10 Interrupt-Behandlung (IRQ.S), E-10 Interrupt-Steuerung (PROZ/LOGIC/3), 4-22 Interruptsteuerung (PROZ/LOGIC/3), A-27 IOB, 3-2 IRQ.S, E-10 IRQA: Routine für maskierbaren Interrupt, D-4 ĸ Konzeption, 2-2 Kritisches Timing, 6-1 ь LCA, 3-1 LCA-Editor, 3-2 LCA-Makrobibliothek, C-1 LCA-Makrobibliothek (Übersicht), C-2 Leitungen und Busse, 3-4 Literaturverzeichnis, G-1 Logic Cell Array (LCA), 3-1 Low-Level Routinen (FREMD.S), E-22 M Mikroprozessor, A-29 Mikroprozessor (CPU), 4-24 MKCH: Zeile eines Zeichens aufbauen, D-3 MKZEIL: Testbildzeile aufbauen, D-3 Modus-Umschaltungen, 6-1 Multiplizierer * 24 (ADRE/LOGIC/MUL20/1), A-16 Multiplizierer * 80 (ADRE/LOGIC/MUL80/1), A-17 N Netzliste, 3-2 NMIA: Routine für nicht maskierbaren Interrupt, D-4 Plazierung, 6-2 Prinzip der RAS/CAS-Erzeugung, 4-4 Programmbeschreibung, 5-1 Programmlisting, E-1 PROZ, 4-1, 4-20 CPU-Modus, B-10 PROZ - Zeitdiagramme, 4-23, B-10 Prozessormodul Datensteuerung (PROZ), A-24 Prozessormodul (PROZ/1), A-24 RAM, 4-24 RAS-Zyklus (CLK2/LOGIC/RASZYK/1), A-7 RAS-Zähler (ADRE/LOGIC/1), A-11 RAS/CAS-Erzeugung (CLK2), B-2 RAS/CAS-Erzeugung (CLK2/LOGIC/1), 4-7, A-4 **REC-Modus** CLK2, B-4Referenztabelle, E-25

```
Refresh-Timer (CLK2/LOGIC/3), A-6
Refresh-Zyklus (CLK2.LOGIC/RFSHZYK/1), A-9
Routing, 6-2
ROW-Adreßerzeugung (ADRE), B-6
ROW-Zähler (ADRE/LOGIC/1), 4-11
RS-Flip-Flops, C-3
S
Sachwortverzeichnis, H-1
Schaltpläne, A-1
Schaltungsbeschreibung, 4-1
Sonstige Schaltpläne, A-28
START.S, E-5
STTA: Reset-Initialisierung, D-1
Symbole und Makros, 3-3
SYNC, 4-1, 4-15
  CSync-Erzeugung, B-9
  H-Puls, B-9
  V1-Puls, B-8
  V2-Puls, B-8
SYNC - Zeitdiagramme, 4-19, B-8
Sync-Erzeugung (SYNC/1), A-18
TASIA: Physikalischen Tastencode ermitteln, D-9
TASLOW: Low-Level-Tastaturfunktion ausführen (1), D-6
TASLOW: Low-Level-Tastaturfunktion ausführen (2), D-7
TAST.S, E-11
Tastatur, A-30
Tastatur- und Anzeigesteuerung (TAST.S), E-11
Tastaturabfrage, E-11
Technologien, 3-1
Toggle-Flip-Flops, C-4
Top-Level (ADRE/1), 4-11, A-10
Top-Level (CLK2/1), 4-3, A-3
Top-Level (PROZ/1), 4-20, A-24
Top-Level (SYNC/1), 4-15, A-18
U
Umrahmung, 6-3
Unbonded Pad, 3-4
Ungelöste Probleme, 6-1
UNTER.S, E-15
Unterprogrammbibliothek, E-15
Unterprogramme (UNTER.S), E-15
uPD424256-12
   256K*4 Bit D-RAM, F-10
UVC 3130: A/D-D/A-Wandler, F-1
V1-Puls (SYNC), B-8
V2-Puls
  SYNC, B-8
Verdrahtungskanäle, 3-2
Vertikalsteuerung (SYNC/LOGIC/2), 4-17, A-20
Verwendete Hardware, 5-1
VIA, 4-24
Video-Basisnormen der 625-Zeilen-Systeme, F-15
Video-Sync-Erzeugung (SYNC), A-18
```

W WAIT: Lange Warteschleife, D-15 Wartezyklus (CLK2/LOGIC/WAITZYK/1), A-7 Wire-Wrap-Technik, 3-5 Workstation, 3-3 WTLAUF: Kurze Warteschleife für Hauptprogramm, D-15 X XILINX, 3-2 XILINX XC3000-Serie Zeitverhalten, F-5 XILUP: XILINX-Konfiguration laden, D-14 \mathbf{Z} Zeilenkomparator (SYNC/LOGIC/COMP9/1), A-23 Zeitdiagramme, B-1 Zielsetzung, 2-1 Zusammenfassung, 7-1 Zustandsfolgediagramm, 4-10 Ü Übersicht, 4-1, C-1 Übersicht über die LCA-Makrobibliothek, C-2 Übersichtsschaltplan (EDDI3/1), A-2

Hinweise zu dieser Ausgabe

Die Diplomarbeit hat der Verfasser 1990 auf einem CP/M plus Computer (mc-CP/M plus Computer, ein System 8000 EPC von oettle+reichler) unter Verwendung von WordStar, MailMerge und StarIndex erstellt. Die Flussdiagramme wurden mit EasyFlow unter MS-DOS gezeichnet, die Schaltpläne und Zeitdiagramme entstanden auf einer DNIX Workstation von Daisy. Die Grafiken wurde manuell im Cut+Paste-Verfahren in den Text integriert, d.h. mit Schere und Klebstoff. Das so entstandene Original wurde mit einem Fotokopierer vervielfältigt.

Die Wordstar-Textdateien sowie die Quelltexte der Programme hat der Verfasser jetzt, fast 20 Jahre nach ihrer Entstehung, von einer alten CP/M-Backup-Diskette auslesen können, sie bildeten die Basis dieser Ausgabe. Alle Grafiken wurden aus einer Kopie der Diplomarbeit von 1990 gescannt. Die Easy-Flow-Grafiken gibt es zwar noch, es konnte aber kein Programm aufgetrieben werden, das sie importieren könnte. Die Daisy-Workstation existiert schon lange nicht mehr, auch keine Kopien der dort entstandenen Dateien.

Aus den vorliegenden Dateien wurde diese Ausgabe der Diplomarbeit rekonstruiert. Dazu wurde sie mit Microsoft Word 2000 neu gesetzt. Sie ist inhaltlich mit der Originalausgabe identisch, auch die Paginierung stimmt überein. Es gibt lediglich kleine Unterschiede in der Formatierung, insbesondere fehlt im Original die durchgehende Titelzeile auf den Seiten, die ausschließlich Grafiken enthalten. Außerdem wurde diese Hinweisseite angefügt.

Die Rechte dieser Diplomarbeit verbleiben beim Verfasser. Eine kommerzielle oder nicht-kommerzielle Verwertung bedarf der ausdrücklichen schriftlichen Zustimmung.

> Wuppertal, den 27. Juni 2009 Jürgen Loh