Das Zeitverhalten der Signale im Wiedergabemodus ist in Abb. B-
1 dargestellt. Sie zeigt die RAS/CAS-Erzeugung während der H-Lücke. Vor dem H-Puls werden RFSH-Zyklen durchgeführt. Danach folgen das Warten auf HSTART und davon ausgelöst der D-Ram-Zugriff im Page-Modus.
Die Abbildungen B-3 und B-4 zeigen das RAS/CAS-Timing im CPU-Modus. In Abb. B-3 sind ein Schreib- und ein Lesezyklus dargestellt. Anschließend folgt ein Zwangs-Refresh-Zyklus ausgelöst durch IRFSH. B-4 zeigt die CPU-Zugriffe im Detail. Dabei sind die CAS-vor-RAS-Refresh-Zyklen im Anschluß an die Speicherzyklen gut zu erkennen.
In Abb. B-5 ist schließlich der Aufnahmemodus gezeigt. Hier beginnt jeder Speicherzyklus mit einem Refresh-Zyklus. Das Signal AXCLK mit vier Taktimpulsen pro Pixel ist ebenfalls dargestellt.
Abb. 4-1: CLK2- Zustandsfolgediagramm